Hardware Architecture for Quasi-Realtime Video Coding

Research Project

Project/Area Number	24K14881
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Multi-year Fund
Section	一般
Review Section	Basic Section 60040:Computer system-related
Research Institution	The University of Aizu
Principal Investigator	新田高庸会津大学, コンピュータ理工学部, 教授 (70544352)
Project Period (FY)	2024-04-01 – 2028-03-31
Project Status	Granted (Fiscal Year 2024)
Budget Amount *help	¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000) Fiscal Year 2027: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000) Fiscal Year 2026: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000) Fiscal Year 2025: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000) Fiscal Year 2024: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Keywords	ハードウェア・アーキテクチャ / 映像符号化 / VVC / 準実時間性
Outline of Research at the Start	従来の映像符号化ハードウェア構成法でのCBパイプライン・アプローチでは，各パイプライン・ステージの処理時間を一定に揃えなければならない. ところが，VVCでは本アプローチは限界を迎えつつある. CBパイプライン方式は実用的な多くの入力映像に対してはより処理を簡易化しても同等の圧縮性能および画質を達成できることも知られている. そこで，CBパイプラインに代わる構成法として，準実時間性を有する映像符号化ハードウェア構成法を検討する. 準実時間性の一つの例として，動き補償において，CBごとに処理時間のばらつきを許容するアーキテクチャを検討する.