A Tamper-resistant LSI Design Technique Using Dynamic Power Voltage Scaling Control

Research Project

Project/Area Number	24K14958
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Multi-year Fund
Section	一般
Review Section	Basic Section 60070:Information security-related
Research Institution	Fukuoka University
Principal Investigator	請園智玲福岡大学, 工学部, 助教 (50610060)
Co-Investigator(Kenkyū-buntansha)	西澤真一早稲田大学, 理工学術院(情報生産システム研究科・センター), 講師(任期付) (40757522)
Project Period (FY)	2024-04-01 – 2027-03-31
Project Status	Granted (Fiscal Year 2024)
Budget Amount *help	¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000) Fiscal Year 2026: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000) Fiscal Year 2025: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000) Fiscal Year 2024: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Keywords	サイドチャネル攻撃 / 耐タンパ性 / AES / DVFS / LSI
Outline of Research at the Start	る暗号処理システムのサイドチャネル攻撃対策ひとつとして、本研究は既存の電源電圧制御技術を応用し、低コストで電力解析攻撃の対策を実現することを目的とする。バッテリ駆動や小型化が要求されるIoTエッジデバイスにとって、電力的・製造コスト的な観点から、これまでの電力解析攻撃の対策は実装困難である。この問題の解決のために、本研究は小さい回路規模で、十分な耐タンパ性を有する汎用的な回路設計手法を提案する。