Development of Low Interfacial Roughness Structures to Realize High Performance in Silicon Spin Field Effect Transistors

• Project/Area Number: 24K17326
• Research Category: Grant-in-Aid for Early-Career Scientists
• Allocation Type: Multi-year Fund
• Review Section: Basic Section 21060:Electron device and electronic equipment-related
• Research Institution: Nihon University
• Principal Investigator: 石川 瑞恵 日本大学, 工学部, 講師 (60751865)
• Project Period (FY): 2024-04-01 – 2027-03-31
• Project Status: Granted (Fiscal Year 2024)
• Budget Amount: ¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000); Fiscal Year 2026: ¥520,000 (Direct Cost: ¥400,000、Indirect Cost: ¥120,000); Fiscal Year 2025: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000); Fiscal Year 2024: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000)
• Keywords: SiスピンMOSFET / スピン伝導 / 界面粗さ

Outline of Research at the Start

新しい動作原理に基づくSiスピンMOSFETは，近年進展が目覚ましいIoT技術を支える電子機器の更なる小型化・高速化・低消費電力化への貢献が期待できる新型半導体デバイスである．この実現には，Si半導体へのスピン注入技術が最重要課題となる．これまで申請者は，室温でのSi中のスピン伝導において，世界最高レベルの信号観測に成功してきた．次のステップとして，実用レベルの信号強度を創製することが必須である．
本研究では，これまでのSiスピンMOSFETの研究で得られた知見に基づき，スピン信号の低減を招く界面粗さに着目し，低界面粗さ構造を創製することにより，スピン信号強度を増大させることを目的とする．