VLSI Design of Scalable Decoder for Fault-tolerant Quantum Computer

• Project/Area Number: 24K20755
• Research Category: Grant-in-Aid for Early-Career Scientists
• Allocation Type: Multi-year Fund
• Review Section: Basic Section 60040:Computer system-related
• Research Institution: Kochi University of Technology
• Principal Investigator: 廖 望 高知工科大学, システム工学群, 講師 (70846683)
• Project Period (FY): 2024-04-01 – 2029-03-31
• Project Status: Granted (Fiscal Year 2024)
• Budget Amount: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000); Fiscal Year 2028: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000); Fiscal Year 2027: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000); Fiscal Year 2026: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000); Fiscal Year 2025: ¥390,000 (Direct Cost: ¥300,000、Indirect Cost: ¥90,000); Fiscal Year 2024: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
• Keywords: 量子誤り訂正 / デコーダ / VLSI / 誤り耐性量子計算機 / FTQC

Outline of Research at the Start

量子計算機の最小ユニットである量子ビットは環境ノイズ等が原因となり誤り率が高い水準にあります。誤り耐性量子計算機（FTQC）は、複数の量子ビットで論理量子ビットを構成し、誤り訂正しながら量子計算を行えます。一方、誤り訂正装置（デコーダ）には非常に膨大な計算負荷がかかります。
本研究ではFTQCにおける論理量子ビットの集積化に向けて、高速なデコーダの研究に取り組みます。論理ビットの数と符号距離に対する拡張性や、集積化の効率改善に向けた様々な種類の量子誤り訂正符号への適用性を考慮し、汎用性のあるデコーダの設計理論を確立します。また、長期的に活用する設計理論としてデコーダ設計技術の革新を目指します。