集積回路の性能を長期間維持するために動作中に性能調整可能な回路構成法

• Project/Area Number: 25K15043
• Research Category: Grant-in-Aid for Scientific Research (C)
• Allocation Type: Multi-year Fund
• Section: 一般
• Review Section: Basic Section 60040:Computer system-related
• Research Institution: Tokyo Metropolitan University
• Principal Investigator: 三浦 幸也 東京都立大学, システムデザイン研究科, 教授 (00254152)
• Project Period (FY): 2025-04-01 – 2028-03-31
• Project Status: Granted (Fiscal Year 2025)
• Budget Amount: ¥3,900,000 (Direct Cost: ¥3,000,000、Indirect Cost: ¥900,000); Fiscal Year 2027: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000); Fiscal Year 2026: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000); Fiscal Year 2025: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
• Keywords: ディペンダブルコンピューティング / LSI設計 / 高信頼化設計

Outline of Research at the Start

高性能化の要求による集積回路（LSI）の微細化に伴い，集積回路の使用中（システムの運用中）の経年劣化に起因した性能低下が問題視されている．劣化の進行度合いは回路の使用状況ごとで異なることから，一般には経験則に基づくマージン設計で対応している．本研究では集積回路の経年劣化を対象に，集積回路の性能を長期間維持するため，動作中に集積回路の性能を調整可能なマージン設計に頼らない回路構成法を開発する．これは設計時に付加したトランジスタのサイズを回路動作中に動的に変更してゲート素子の駆動力を改善し，回路速度を調整することで実現する．