Development of logic synthesis methods for quantized neural networks.

Research Project

Project/Area Number	25K15045
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Multi-year Fund
Section	一般
Review Section	Basic Section 60040:Computer system-related
Research Institution	Meiji University
Principal Investigator	笹尾勤明治大学, 研究・知財戦略機構(生田), 研究推進員(客員研究員) (20112013)
Project Period (FY)	2025-04-01 – 2028-03-31
Project Status	Granted (Fiscal Year 2025)
Budget Amount *help	¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000) Fiscal Year 2027: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000) Fiscal Year 2026: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000) Fiscal Year 2025: ¥2,470,000 (Direct Cost: ¥1,900,000、Indirect Cost: ¥570,000)
Keywords	国際研究者交流, 米国 / 関数分解 / FPGA / ニューラルネット / 論理設計
Outline of Research at the Start	与えられた論理関数をFPGAで実現するために必要なLUT数を推測する方法を導出する。重みが３値(-1,0,1)の量子化ニューラルネットをFPGAで実演する際に必要なLUT数を見積もる方法を導出する。 AMD社のFPGAのACAPアーキテクチャでは、一つのスライス内にLUTーLUT間の接続パスが存在する。このパスは、従来の配線よりも大幅に高速である。但し、接続パス数が限られているので、特別の論理設計手法が必要である。この論理設計手法を開発する。