| Project/Area Number |
61460138
|
|---|
| Research Category |
Grant-in-Aid for General Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
計算機工学
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
相磯 秀夫 慶應義塾大学, 理工学部, 教授 (90051250)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
天野 英晴 慶應義塾大学, 理工学部, 助手 (60175932)
|
|---|
| Project Period (FY) |
1986 – 1988
|
| Project Status |
Completed (Fiscal Year 1988)
|
| Budget Amount *help |
¥5,600,000 (Direct Cost: ¥5,600,000)
Fiscal Year 1988: ¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 1987: ¥2,300,000 (Direct Cost: ¥2,300,000)
Fiscal Year 1986: ¥1,300,000 (Direct Cost: ¥1,300,000)
|
|---|
| Keywords | 3次元集積回路 / 3次元VLSI / 計算機アーキテクチャ / 多項式変換器 / 動的結合網 / CMOSレイアウトCAD / 2重誤り訂正シンドロームデコーダ / 2進マトリクスソルバン / ダイナミックネットワーク / 3次元VLSIシミュレータ / 三次元回路素子 / 三次元VLSI / 三次元構造ネットワーク / 三次元シストリック / アレイFFT |
|---|
| Research Abstract |
本研究は3次元構造のVLSI素子が備える固有の特性と問題点を明確にすると同時に、3次元VLSIに適した処理アルゴリズムならびに計算機アーキテクチャのあり方を考察することを目的とし、昭和63年度は以下に示す研究を行った。
1.3次元集積回路が備える特性について、物理構造ならびに論理構造の観点から考察し、その特性を活かす処理アルゴリズムならびに応用に関して検討を加えた。この成果は国際ならびに国内論文誌に報告した。
2.3次元VLSIの良さを具体的に評価するためにCMOS標準セル方式のレイアウトCADをパーソナルコンピュータ上に開発し、以下の研究の評価シミュレータとして活用した。
3.3次元VLSIに適した処理アルゴリズムの例として、多項式変換アルゴリズムとその応用を提案し、その具体例について2次元および3次元レイアウト設計を行った。更に、その比較検討を通して、3次元VLSI化による集積度ならびに高速化への貢献を実証した。この成果の詳細は国内学会論文誌に報告した。
4.高速計算機の必須機構である動的結合網の3次元VLSI化についても検討を行い、3次元化によって必要とするハードウエア量ならびに最大配線長を共に減少させることができることを示した。その詳細についても国内学会論文誌に報告した。
5.3次元集積回路がもたらす集積度・配線長短縮化・高速化・小型化・低電力化について一般的な観点から知見をまとめた。また、3次元VLSIの実用化のための問題点についても検討を加えた。
|
