HfS2を用いた原子層厚ヘテロ接合による超低消費電力デバイス

• Project Area: Science of Atomic Layer Systems
• Project/Area Number: 16H00905
• Research Category: Grant-in-Aid for Scientific Research on Innovative Areas (Research in a proposed research area)
• Allocation Type: Single-year Grants
• Review Section: Science and Engineering
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 宮本 恭幸 東京工業大学, 工学院, 教授 (40209953)
• Project Period (FY): 2016-04-01 – 2018-03-31
• Project Status: Completed (Fiscal Year 2017)
• Budget Amount: ¥7,280,000 (Direct Cost: ¥5,600,000、Indirect Cost: ¥1,680,000); Fiscal Year 2017: ¥3,640,000 (Direct Cost: ¥2,800,000、Indirect Cost: ¥840,000); Fiscal Year 2016: ¥3,640,000 (Direct Cost: ¥2,800,000、Indirect Cost: ¥840,000)
• Keywords: トンネルトランジスタ / 二硫化ハフニウム / ファンデルワールス(vdW)ヘテロ接合 / 超低消費電力デバイス / 原子層物質 / HfS2 / 遷移金属ダイカルコゲナイド / ヘテロ構造 / 低消費電力デバイス / 2次元材料

Outline of Annual Research Achievements

超低消費電力デバイスへの応用へ向け、二硫化ハフニウム(HfS2)を用いたファンデルワールス(vdW)ヘテロ接合によるトンネルトランジスタ(TFET)の開発を行った。前年度までに動作を確認しているMoS2/HfS2 vdWヘテロ接合を有するTFET構造に対し、より詳細な特性評価を進め、得られた知見をもとに特性改善のための構造改善を試み、素子性能を向上させた。
まず、過去に作製したTFETで観測された電流特性における5 V以上の大きなヒステリシスを改善するためFET構造で有効であったハフニア絶縁膜によるパッシベーションを試み、その効果でヒステリシスを0.5 V程度まで抑制できることを示した。これに加え高真空中での測定を行うことでヒステリシスを0.1 V以下まで削減することが出来た。これらの結果より、vdWヘテロ構造デバイスにおいても大気中における気体分子の吸着が電流特性の安定性に対して大きな影響を及ぼすことを示した。真空中低温下での電流測定から、通常のMOSFETと比較して温度依存性が弱く異なった挙動をすることが確認された。これはバンド間トンネルを示唆する傾向であると考えている。
ソース/ドレイン電極とゲート電極の対向面積を削減しリーク電流を抑制する目的で、バックゲートを高濃度ドープSi基板からパターニングしたNi電極に変更した。これによりゲート絶縁膜の高誘電率化および薄膜化が可能となり、ゲート絶縁膜容量をこれまでの4倍に増加させることが出来た。その結果SS値は2 Vから300 mVまで改善され、素子の駆動電圧自体も1/3に削減された。一方で界面準位密度は未だ10の13乗台と高い値をもっていることが示唆され、今後さらに特性を改善し60 mV/decを下回る急峻な電流特性を実現するためには、チャネル層厚の数原子層までの削減に加えて界面準位密度の低減が課題であることを明らかとした。

Research Progress Status

29年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

29年度が最終年度であるため、記入しない。

Research Products

• [Journal Article] Type-II HfS₂/MoS₂ Heterojunction Transistors (2018)
  • Author(s): Netsu Seiko、Kanazawa Toru、Uwanno Teerayut、Amemiya Tomohiro、Nagashio Kosuke、Miyamoto Yasuyuki
  • Journal Title: IEICE Transactions on Electronics Volume: E101.C Issue: 5 Pages: 338-342
  • DOI: 10.1587/transele.E101.C.338
  • NAID: 130006729710
  • ISSN: 0916-8524, 1745-1353
  • Year and Date: 2018-05-01
  • Peer Reviewed
• [Journal Article] Performance Improvement of HfS2 Transistors by Atomic Layer Deposition of HfO2 (2017)
  • Author(s): Kanazawa Toru、Amemiya Tomohiro、Upadhyaya Vikrant、Ishikawa Atsushi、Tsuruta Kenji、Tanaka Takuo、Miyamoto Yasuyuki
  • Journal Title: IEEE Transactions on Nanotechnology Volume: 16 Issue: 4 Pages: 582-587
  • DOI: 10.1109/tnano.2017.2661403
  • Peer Reviewed
• [Journal Article] Vacuum Annealing and Passivation of HfS₂ FET for Mitigation of Atmospheric Degradation (2017)
  • Author(s): UPADHYAYA Vikrant、KANAZAWA Toru、MIYAMOTO Yasuyuki
  • Journal Title: IEICE Transactions on Electronics Volume: E100.C Issue: 5 Pages: 453-457
  • DOI: 10.1587/transele.E100.C.453
  • NAID: 130005631606
  • ISSN: 0916-8524, 1745-1353
  • Peer Reviewed
• [Journal Article] 二次元材料HfS2を用いたMOSトランジスタ (2016)
  • Author(s): 金澤 徹, 雨宮 智宏, 宮本 恭幸
  • Journal Title: 月刊機能材料 Volume: 36 Pages: 46-52
  • Acknowledgement Compliant
• [Journal Article] Few Layer HfS2 Transistor (2016)
  • Author(s): Toru Kanazawa, Tomohiro Amemiya, Atsushi Ishikawa, Vikrant Upadhyaya, Kenji Tsuruta, Takuo Tanaka, Yasuyuki Miyamoto
  • Journal Title: Scientific Reports Volume: 6 Issue: 1 Pages: 22277-22277
  • DOI: 10.1038/srep22277
  • Peer Reviewed / Open Access
• [Presentation] Type II型HfS2/MoS2ヘテロジャンクションを有するTFET (2017)
  • Author(s): 祢津 誠晃, 金澤 徹, ヴィクラント ウパディヤヤ, ウワンノー ティーラユット, 雨宮 智宏, 長汐 晃輔, 宮本 恭幸
  • Organizer: 第64回応用物理学会春季学術講演会
  • Place of Presentation: パシフィコ横浜 (神奈川県横浜市)
  • Year and Date: 2017-03-14
• [Presentation] HfS2系トンネルトランジスタのデバイスシミュレーション (2017)
  • Author(s): 金澤 徹, 雨宮 智宏, 祢津 誠晃, Vikrant Upadhyaya, 福田 浩一, 宮本 恭幸
  • Organizer: 第64回応用物理学会春季学術講演会
  • Place of Presentation: パシフィコ横浜 (神奈川県横浜市)
  • Year and Date: 2017-03-14
• [Presentation] Type II HfS2/MoS2 Heterojunction Tunnel FET (2017)
  • Author(s): Netsu Seiko、Kanazawa Toru、Upadhyaya Vikrant、Uwanno Teerayut 、Amemiya Tomohiro、Nagashio Kosuke、Miyamoto Yasuyuki
  • Organizer: 12th Topical Workshop on Heterostructure Microelectronics (TWHM2017)
  • Int'l Joint Research
• [Presentation] HfS2/MoS2 ヘテロジャンクションの温度依存電流特性 (2017)
  • Author(s): 祢津 誠晃、金澤 徹、雨宮 智宏、宮本 恭幸
  • Organizer: 第78回応用物理学会秋季学術講演会
• [Presentation] Development of Field-Effect Transistor Using 2D Layered Hafnium Disulfide (2017)
  • Author(s): Kanazawa Toru、Miyamoto Yasuyuki
  • Organizer: XIX International Workshop on The Physics of Semiconductor Devices (IWPSD 2017)
  • Int'l Joint Research / Invited
• [Presentation] HfO2パッシベーションによるHfS2 FETの特性改善 (2016)
  • Author(s): 金澤 徹, Vikrant Upadhyaya, 雨宮 智宏, 石川 篤, 鶴田 健二, 田中 拓男, 宮本 恭幸
  • Organizer: 第77回応用物理学会秋季学術講演会
  • Place of Presentation: 朱鷺メッセ (新潟県新潟市)
  • Year and Date: 2016-09-13
• [Presentation] Effect of the HfO2 passivation on HfS2 Transistors (2016)
  • Author(s): Toru Kanazawa, Tomohiro Amemiya, Vikrant Upadhyaya, Atsushi Ishikawa, Kenji Tsuruta, Takuo Tanaka, Yasuyuki Miyamoto
  • Organizer: 16th International Conference on Nanotechnology (IEEE NANO 2016)
  • Place of Presentation: 仙台国際センター (宮城県仙台市)
  • Year and Date: 2016-08-22
  • Int'l Joint Research
• [Presentation] Vacuum annealing and passivation of HfS2 FET for mitigation of atmospheric degradation (2016)
  • Author(s): Vikrant Upadhyaya, Toru Kanazawa, Yasuyuki Miyamoto
  • Organizer: 2016 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices (AWAD 2016)
  • Place of Presentation: 函館国際ホテル (北海道函館市)
  • Year and Date: 2016-07-04
  • Int'l Joint Research
• [Presentation] Evaluation of electrical properties of HfS2 thin flakes obtained by mechanical exfoliation (2016)
  • Author(s): Vikrant Upadhyaya, Toru Kanazawa, Yasuyuki Miyamoto
  • Organizer: 電子情報通信学会電子デバイス研究会
  • Place of Presentation: 静岡大学 (静岡県浜松市)
  • Year and Date: 2016-05-19