Publicly Offered Research
Grant-in-Aid for Scientific Research on Innovative Areas (Research in a proposed research area)
先端加速器を使用した高エネルギー素粒子原子核実験では、検出器そのものの先端性のみでなく読み出しエレクトロニクスの先端性も必須である。それらは主に高集積化、低雑音、高速動作、低消費電力に現れるが、高集積化を目指す場合に重要となってくるのがアナログデジタル変換部の組み込みである。この研究ではCMOS 0.18umプロセスを用いた消費電力60mW以下の低消費電力パイプラインADC(100MHz12bit)の開発を行う。具体的な仕様を決めるためガス検出器の波形記録装置及び光検出装置の一部に組み込むことを前提としている。現在加速器の高輝度、高強度化に伴い測定装置に対して高ヒットレート耐性を持たせる必要が出てきている。このため100MHz程度の変換速度を持つ低消費電力ADCの組み込みは必須であり、東工大と共同で検討を進めてきた。パイプラインADCの分解能を確保しつつ、高速動作・低消費電力を維持するためには大きく2つの障害が存在する。一つ目は比較電圧の精度、もう一つは増幅アンプのオープンループゲインと動作速度である。これらを電圧補間回路を容量によって構成し、かつ入力信号を使用した電圧補間回路の出力電圧を比較することで、ゲイン精度への制限をゆるくすることで問題の解決を図った。本提案のADCの試作は本研究によって行われ、動作が確認された。高輝度化、高エネルギー化を目指す先端加速器科学において、測定器の高速化、多チャンネル化は避けて通れないものである。この研究を通し“集積回路の高機能化に際し鍵となる基本要素のADCブロック”を完成させ、OpenIt(計測システム開発のための専門家の共同開発共同研究体)を通して以降デザインされる集積回路へ実装することで、測定装置の先端化を加速する。
25年度が最終年度であるため、記入しない。
All 2015 Other
All Presentation (1 results) Remarks (1 results)
http://www-esys.kek.jp/group/member-home-page/manobu-tanaka/i4htod