2011 Fiscal Year Annual Research Report
| Project Area | New Materials Science Using Regulated Nano Spaces －Strategy in Ubiquitous Elements |
|---|
| Project/Area Number |
19051017
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
金山 敏彦 独立行政法人産業技術総合研究所, 情報通信・エレクトロニクス分野, 研究統括 (70356799)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
多田 哲也 独立行政法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究グループ長 (40188248)
宮崎 剛英 独立行政法人産業技術総合研究所, ナノシステム研究部門, 主任研究員 (10212242)
内田 紀行 独立行政法人産業技術総合研究所, ナノエレクトロニクス研究部門, 研究員 (60400636)
|
|---|
| Keywords | 原子分子処理 / ナノ材料 / 超薄膜 |
|---|
| Research Abstract |
遷移金属内包シリコンクラスター(M@Sin)を凝集した材料は、水素化アモルファスSiに類似のSiネットワークを持ちながらも、局所構造が揃うことで高いキャリア移動度を有し、外部電界による電気伝導度の変調が可能である。本年度は、M@SinチャネルTFTの性能を向上するために、成膜後の熱処理によりM@Sinの配列を制御し、最終的には結晶化させることで膜質を向上させるプロセスの検討を行った。第一原理計算結果から、M@Sinを周期的に配置した原子層薄膜が0.2-0.5 eVのギャップを持った半導体になることをヒントに、結晶Siの表面構造をテンプレートとしたM@Sinの配列構造形成を行った。Si(100)基板の2x1再構成表面にW@Sin(n～10)を堆積し、膜厚5nmのアモルファス膜を形成した後に、450-500℃で熱処理すると、1nm程度の厚さのエピタキシャル層が形成できることが、高分解能透過走査電子顕微鏡観察により判明した。さらに、電子線エネルギー損失分光、及び、高角度散乱暗視野法とX線光電子分光の併用により、この界面エピタキシャル層は、1)予想通りのWおよびSi組成を有すること、2)Siの結合状態が結晶Siと異なること、3)Si基板と比較して基板表面に垂直な(100)方位に面間隔が14%程度伸びていること、4)価電子帯端がフェルミレベルから0.5 eV低い位置にあり、ギャップを有する半導体であることが、判った。さらに、電気的特性の測定により、W@Si10エピタキシャル膜はn型の半導体で、基板Siと良好なヘテロ接合を形成していることを確認した。以上のように、Si基板上でW@Sinを配列させた結晶構造を作製し、半導体薄膜が形成できることを実証した。
|
