2012 Fiscal Year Annual Research Report
Research and development on very high-speed and low power simulation systems for material science
| Project Area | Materials Design through Computics: Complex Correlation and Non-equilibrium Dynamics |
|---|
| Project/Area Number |
22104002
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
稲葉 真理 東京大学, 情報理工学(系)研究科, 准教授 (60282711)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
須田 礼仁 東京大学, 情報理工学(系)研究科, 教授 (40251392)
今井 浩 東京大学, 情報理工学(系)研究科, 教授 (80183010)
|
|---|
| Project Period (FY) |
2010-04-01 – 2015-03-31
|
| Keywords | アルゴリズム / シミュレーション工学 / 情報システム / ネットワーク / 計算機システム |
|---|
| Outline of Annual Research Achievements |
平成24年度はFPGAベースのネットワークアクセラレータ基板を試作し、種々のネットワークトポロジーに対するテストベッドを構築した。試作したFPGAベースのネットワークアクセラレータは、超低消費電力を実現するための基礎技術である「問題が要請するネットワークの接続構成」、「プロセッサ相互間およびホストへのバンド幅およびメモリへのバンド幅実現」において、電力・バンド幅比を最適化するためのプラットフォームとして使用する。このFPGAベースのネットワークアクセラレータを実現するプラットフォームとして、High-Radixネットワークを含めたトポロジーに対する評価を行うために、新たに24ポートのネットワークとプロセッサコアを実装できる超大規模FPGAを用いたテストベッド基板を構築した。
極超高速分散シミュレーション実現の基礎技術となる極超高速ネットワークを有効に活用するためのデータ転送方式の研究開発では、平成24年度は40Gbpsの超高速ネットワーク性能を物質科学シミュレーションにおいて有効に活用するためのTCPネットワーク制御方式、資源管理方式の研究開発を実施した。平成24年度には、損失があるネットワークにおいてTCPプロトコルで高速データ転送を実現するため、ネットワーク上で発生するロスに関して原因を機械学習により解析し、その結果を用いた流量制御をおこなうことにより、高いTCPデータ転送性能を得る方式を新たに開発し、実証実験まで実施した。本方式では、ロスが発生する状況、RTTをニューラルネットワークを用いて学習することにより、TCP輻輳からくるロスか、ネットワーク自身のランダムなロスかを弁別することを初めて実現した。平成25年度には引き続き、超長距離の40GbpsネットワークのTCPによる活用を実現するための方式の改良、実証実験を実施する予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初、研究実績の概要の項目で述べたように、ネットワークアクセラレータと40GbpsネットワークのTCP利用についての研究を実施することを計画し、各々の項目について十分な成果・途中結果が得られる状況で研究開発が推移した。特に、40GbpsネットワークのTCPプロトコルによる高度利用方式については、平成24年度に新たに機械学習によりTCP流量制御、パケットロス弁別方式を提案、実装し、実際の長距離ネットワークを用いた実証実験まで行った。
提案した方式では、パケットロスが発生すると、ロス直前時点のRTT（ラウンドトリップタイム）、ウィンドウサイズを記録する。過去N個のロス記録（Nは8から64）をパーセプトロンネットワークに接続することによりオンライン学習を実現し、次の輻輳ウィンドウサイズを決定する。学習は教師なし学習を用いている。
次に、コンピューティクスの推進に最も重要なプロセッサコアについての研究開発にも着手し、平成24年度には今後5から10年後に必要になるプロセッサコア技術についての大きな知見を得た。当初計画では、プロセッサコア自身は汎用プロセッサとして与えられるものであり、それに対する演算アクセラレータ、ネットワークアクセラレータおよびメモリアクセラレータが研究開発の対象であった。しかしながら、プロセッサ（メニーコアプロセッサ）はこれらアクセラレータの中心的存在であり、その技術は将来の第一原理計算の高速実現に重要な役割をはたす。
平成24年度には、将来のプロセッサコア技術を設計するための基礎となる多種のプロセッサの性能および消費電力測定を実施し、我が国の現存するスーパーコンピュータに用いているプロセッサチップおよびプロセッサコアの問題点を明確化した。
これら２項目の新たな進展により、当初の計画以上に進展していると自己評価した。
|
| Strategy for Future Research Activity |
前記のように、40Gbpsレベルでの超高速TCP通信をパケットロス存在下においても高効率で使用する機械学習によるTCPプロトコル制御技術、将来の超メニーコアを用いるスーパーコンピューティングのためのプロセッサコア技術は、当初の研究計画に更に加わった部分である。研究計画自身にこの両者は含まれているため、計画変更は必要ではないが、より重点的な研究開発を行うよう、平成25年度以降の研究計画を見直す。
|
