知能ロボット用超高性能多値ス-パ-チップの基礎的研究

1989 Fiscal Year Annual Research Report

• Project/Area Number: 01460157
• Research Institution: Tohoku University
• Principal Investigator: 樋口 龍雄 東北大学, 工学部, 教授 (20005317)
• Co-Investigator(Kenkyū-buntansha): 羽生 貴弘 東北大学, 工学部, 助手 (40192702) ; 亀山 充隆 東北大学, 工学部, 助教授 (70124568)
• Keywords: SD数系 / 対称R進数 / 知能ロボット / 多値ス-パ-チップ / 多値双方向電流モ-ド / 4進SD数全加算器 / 高速算術演算用アレ- / 4進SD数加算器

Research Abstract

Signd-Digit数系(SD数系)は対象R進数表現の一種であり、SD加減算においては語長に無関係にキャリアの電搬が隣り合った1けたのみに限定されるので、並列処理が可能となり高速演算が期待できる。しかし、これまで集積回路実現の観点から研究されたことがなかった。
本研究では、知能ロボット用超高性能多値ス-パ-チップ実現の一つのアプロ-チとして、本研究代表者らが初めて開発したCMOSデバイスによる多値双方向電流モ-ド回路技術を確立するとともに、ス-パ-チップ実現のための高速SD数算術演算用アレ-の構成法を確立し、その性能評価を行った。
初めに、多値双方向電流モ-ド回路方式の開発を行い、その結果、極性まで含めた線形加算が結線のみにより実行できることを示した。多値双方向電流モ-ド回路では、電流源、カレントミラ-、スレショルドディテクタ、双方向電流入力回路がその構成要素となる。次いで、演算回路の基礎となる4進SD数全加算器(SDFA)の多値双方向電流モ-ドによる構成法を与えその試作を行い、良好に動作することを確かめた。SDFAは2μmの設計ル-ルによるCMOS集積回路により試作されている。このSDFAに基づき4進SD数加算器の試作を行い、従来の2進加算器に比べ高速性、コンパクト性共に優れていることを実証した。これらの成果を踏まえて,高速算術演算用アレ-の構成モジュ-ルとして、加算部、部分積生成部および商生成部よりなる算術演算モジュ-ルを開発した。それぞれの回路は、遅延時間が語長に無関係なので特に語長の長い演算では有利である。本演算モジュ-ルをアレ-状に配列することにより種々の算術演算が実行できる。ここでは、乗算器、除算器を例にとり、SPICEシミュレ-ション(2μmル-ル)により性能評価を行い、速度とコンパクト性で優れていることを確めた。

Research Products

• [Publications] 川人祥二: "双方向電流モ-ド多値並列乗算器の高性能化" 電子情報通信学会論文誌. J72-C-II. 434-441 (1989)
• [Publications] 亀山充隆: "多値情報処理システムとVLSI化" 電子情報通信学会論文誌. J72-A. 198-207 (1989)
• [Publications] 樋口龍雄: "多値情報処理-ポストバイナリエレクトロニクスー" 昭晃堂, 195 (1989)