1989 Fiscal Year Annual Research Report
アルゴリズミック型高速アナログ・ディジタル変換器の研究
| Project/Area Number |
01550309
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
渡辺 健蔵 静岡大学, 電子工学研究所 (70022142)
|
|---|
| Keywords | アナログ・ディジタル変換器 / CMOS回路 / 単位利得バッファ |
|---|
| Research Abstract |
単位利得バッファと比較器から成るノビット量子化回路を開発した。量子化原理は10進少数を2進少数に変換する逐次2倍のアルゴリズムに基づいており、アナログ電圧の2倍動作と基準電圧の加減算は2つの整合した単位キャパシタ間の電荷充放電と転送を5つのスイッチで制御することによって行っている。循環型アナログ・ディジタル(AD)変換は本量子化回路をサンプル・ホ-ルド回路との組み合せによって繰り返し用いることによって、又、パイプライン型AD変換は本量子化回路を継続接続することによって実現できる。循環型AD変換器を個別部品を使用して試作し、単極性及び両極性AD変換動作を確認した。
本AD変換器の精度は単位利得バッファのオフセット電圧とスイッチのクロックフィ-ルドスル-電荷によって支配される。このため、これらの誤差要因を相殺する量子化回路構成を開発した。この構成を用いれば現状のCMOS技術で8ビット以上の精度が得られる。変換速度は、単位利得バッファの0.1%整定時間、比較器の応答時間、及びディジタル回路部の伝播遅延時間で決まる。3μmCMOSプロセスを仮足したSPICEシミュレ-ションによれば、これらの応答時間はそれぞれ、40ns、20ns及び30nsである。従って、10Mbps以上の変換速度が期待できる。又、消費電力は8ビットパイプライン構成でも50mw以下であり、これはCMOS並列型変換器の消費電力の10分の1以下である。AD変換アルゴリズムを単位利得バッファによって実行する本AD変換器は、上述のように、高精度、高速変換、低消費電力を特徴とし、しかも応用指向回路と同一のCMOSプロセスで極めて小さなチップ上に集積できるので、そのアナログインタ-フェイスに最適である。
|
-
[Publications] Satomi Ogawa,Kazuyuki Kondoh,Kenzo Watanabe: "A buffer-based algorithmic analog-to-digital conbverter" Proceedings of 1989 IEEE International Symposium on Circuits and Systems. 276-279 (1989)
-
[Publications] Satomi Ogawa and Kenzo Watanabe: "An algorithmic analog-to-digital converter usoing unitygain buffers" Conference Record of IEEE Instrumentation and Measurement Technology Conference. 227-231 (1990)
