アルゴリズミック型高速アナログ・ディジタル変換器の研究

1990 Fiscal Year Annual Research Report

• Project/Area Number: 01550309
• Research Institution: Research Institute of Electronics, Shizuoka University
• Principal Investigator: 渡辺 健藏 静岡大学, 電子工学研究所, 教授 (70022142)
• Keywords: スイッチドキャパシタ回路 / 単位利得バッファ / 循環型AD変換器 / 逐次比較型AD変換器

Research Abstract

1.単位利得バッファを用いた循環型アナログディジタル(AD)変換器単位利得バッファ以外の主構成要素である比較器とディジタル制御部のCMOS設計とそのSPICEシミュレ-ションを行い,3μmル-ルによれば比較器の0.1%整定時間は20ns,ディジタル制御部の遅延時間は30nsの性能が得られることを明らかにした。先の研究成果により,単位利得バッファの0.1%セトリング時間は40nsであるので,本AD変換器をCMOS集積すれば10Mbpsの変換速度が得られる。しかし乍ら,我国の現状のCMOS技術で高精度の単位利得バッファを実現するのは因難なため,本AD変換器の集積化にはバイポ-ラ技術を用いることとし,そのアナログ部の基本設計とアナログマスタによる集積化を行った。ハイブリッド構成による試作結果では分解能はサンプルホ-ルド回路のドル-プによって制限され,変換速度1Mbpsでクビットとなった。
2.高速循環型AD変換器
更に高い変換速度を実現するために,新な構成の変換器を開発した。このAD変換器は2つのノビット量子化回路で構成され,アナログ電圧シ-ケンスを両者間で循環することによりn/2+1クロックサイクルでnビ-トの変換を完了する.試作PC基板上に回路を実装して動作確認を行うと共に,3μmCMOS技術で,変換速度15Mbps,分解能8ビット以上の技能が得られることをシミュレ-ションによって明らかにした。
3.逐次比較型AD変換器
より高い分解能を得るために,新しい1ビット直列DA変換器を用いた逐次比較型AD変換器を開発し,試作PC基板上に実装して動作を確認した.又,シミュレ-ションによって,本構成で変換速度1Msps以上,11ビット以上の分解能が得られることを明らかにした.これらの研究成果は平成3年度に開催される国際会議に受理され,発表される。

Research Products

• [Publications] 小川 覚美,渡辺 健藏: "単位利得バッファを用いたアルゴリズミックAD変換器" 静岡大学電子工学研究所研究報告. 25. 21-30 (1990)
• [Publications] Kenzo Watanabe,Satomi Ogawa: "An algorithmic AnaloyーtoーDigital Converter using UnityーGain Buffers" IEEE Transactions on Instrumentation and Measurement. 39. 886-889 (1990)
• [Publications] 小川 覚美,渡辺 健藏: "スイッチドキャパシタ逐次比較型AD変換器とそのキャパシタンスメ-タへの応用" 静岡大学電子工学研究所研究報告. 25. (1991)
• [Publications] Satomi Ogawa and Kenzo Watanabe: "A SwitchedーCapacitor SuccessiveーApproximation AnalogーtoーDigital Converter" Proc.International Symposium on Circuits and Systems. (1991)