• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

1989 Fiscal Year Annual Research Report

時間記号シミュレ-ションによる論理設計検証システムの試作研究

Research Project

Project/Area Number 01850074
Research Category

Grant-in-Aid for Developmental Scientific Research

Research InstitutionKyoto University

Principal Investigator

矢島 脩三  京都大学, 工学部, 教授 (20025901)

Co-Investigator(Kenkyū-buntansha) 川久保 和雄  福山大学, 工学部, 助教授 (10186067)
荻野 博幸  京都大学, 工学部, 教務職員 (40144323)
石浦 菜岐佐  京都大学, 工学部, 助手 (60193265)
高木 直史  京都大学, 工学部, 助手 (10171422)
平石 裕実  京都大学, 工学部・, 助教授 (40093299)
Keywords論理設計検証 / タイミング検証 / 論理シミュレ-ション / 記号シミュレ-ション / 論理設計 / 非同期式順序回路 / ハザ-ド
Research Abstract

時間記号シミュレ-ションによる論理設計検証システムに関して、本年度はと主として時間記号シミュレ-ション本体の開発を行なうとともに、さらに効率的な検証を可能にするために、論理設計検証手法、記号シミュレ-ション手法、及びシミュレ-ションのグラフィクス・インタフェ-スに関する研究を行った。
(1)論理設計検証アルゴリズムの研究
シミュレ-ションの結果解析のためのアルゴリズムとしてイベント木の照合を行なう方法を開発した。また、被検証システムの期待される動作を記述する方法として、正則時相論理を用いる方法を検討した。
(2)記号シミュレ-ションのアルゴリズムの研究
時間記号シミュレ-ションの論理演算部分で必要になる論理式の整理、簡単化を効率良く行なう方法として、共有二分決定グラフ表現を用いた論理関数の操作法の研究を行なった。さらに、シミュレ-ション結果の理解しやすい表示を得る方法として、論理関数の最小化、素項の生成法に関する研究を行なった。
(3)時間記号シミュレ-ション・ソフトウェアの開発
以前に作成した実験プログラムをもとに、デ-タ構造やコ-ディング法の検討を行ない、本格的な時間記号シミュレ-タを開発し、100ゲ-ト規模の回路のシミュレ-ションに成功した。また、これまでのアルゴリズムでは処理効率の悪かったフィ-ドパックル-プを含む回路のシミュレ-ションの手法として、符号化時間記号シミュレ-ションというアルゴリズムを開発した。
(4)論理設計検証システムのグラフィック・インタフェ-スの研究
グラフィック表示装置に関しては、マルチコンピュ-タ・マルチスクリ-ン(MCMS)グラフィック・システムと、時間記号シミュレ-タが実現されているワ-クステ-ションの間の通信方式の研究を行なった。

  • Research Products

    (6 results)

All Other

All Publications (6 results)

  • [Publications] Nagisa Ishiura: "Time-Symbolic Simulation for Accurate Timing Verifica-tion of Asynchronous Behavior of Logic Circuits" Proc.26th ACM/IEEE Design Automation Couference. 497-502 (1989)

  • [Publications] Hiromi Hiraishi: "Design Verification of Sequential Machines Based on ε-free Regular Temporal Logic" Proc Computer Herdware Description Languages and Their Applications-CHDL89. 249-263 (1989)

  • [Publications] Shin-ichi Minato: "Fast Tautology Checking Using Shared Binary Decision Diagram-Bcnchmark Results-" Proc IFIP International Workshop on Applied Formal Methods for Correct VLSI Design. 580-584 (1989)

  • [Publications] 越智裕之: "共有展開に基づくベクトル計算機向き論理関数素項生成法" 電子情報通信学会論文誌、J72-D-I巻. 652-659 (1989)

  • [Publications] Nagisa Ishiura: "Coded Time-Symbolic Simulation Using Share Binary Decision Diagram" Proc 27th ACM/IEEE Design Automation Conference. (1990)

  • [Publications] Shin-ichi Minato: "Shared Binary Decision Diagram with Attributed Edges for Efficient Boolean Function Monipulation" Proc 27th ACM/IEEE Design Automation Conference. (1990)

URL: 

Published: 1993-03-26   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi