アナログ-ディジタル統合CADシステムの開発

1991 Fiscal Year Annual Research Report

• Project/Area Number: 01850076
• Research Institution: Kyoto University
• Principal Investigator: 田丸 啓吉 京都大学, 工学部, 教授 (10127102)
• Co-Investigator(Kenkyū-buntansha): 新保 信太郎 三菱電機(株), カスタムLSI設計技術開発センタ, グループマネージャ ; 小野寺 秀俊 京都大学, 工学部, 助教授 (80160927) ; 中島 将光 京都大学, 工学部, 助教授 (60025939)
• Keywords: アナログ-ディジタル統合CADシステム / シンポリックレイアウト / 自動レイアウト / 論理合成 / 回路合成 / LSIのCAD / モジュ-ルジェネレ-タ / CADデザインフレ-ムワ-ク

Research Abstract

本研究は、アナログ集積回路およびアナログ-ディジタル混載集積回路の回路設計、ならびにレイアウト設計を効率的に支援するアナログ-ディジタル統合CADシステムの構築を目的としている。本年度は、昨年度に引続きアナログ-ディジタル統合CADシステムの各機能の開発および試験・調整を行ない、それらの統合化を図った。
具体的には、
1.シンポリックレイアウト設計機能の改善と調整:レイアウトすべき素子の種類と素子値などのパラメ-タを入力すると、素子の詳細レイアウトを自動的に発生するモジュ-ルジェネレ-ション機能をシンボリックレイアウトエディタに加えた。これにより、複雑なアナログレイアウトの設計が容易に行なえるようになった。ディジタル回路のシンボリックレイアウト結果も本レイアウトエディタに取り込むことが出来る。これにより、アナログ-ディジタル統合シンポリックエディタが完成した。
2.レイアウト設計自動化機能の完成:ディジタル回路のビルディングブロックレイアウトや、アナログ回路の素子レイアウトに適用できる、自動配置システムを完成させた。本システムでは、分枝限定法により、最適な配置を効率良く求めることができる。
3.アナログ回路設計支援機能の改善と調整:昨年度開発したオペアンプ自動設計システムOACをより使いやすくするために、X-windowを用いてグラフィカルユ-ザ-インタ-フェイスを作成した。この機能を用いて、設計者はOACへの入力や設計過程のコントロ-ルを容易に行なうことが出来る。
4.ディジタル回路自動設計機能の改善と調整:レイアウトを考慮した論理合成システムを完成させた。本システムでは、端子位置を考慮した論理多段化を行ない、最終的にスタンダ-ドセル方式のレイアウトを出力する。また、設計回路の検証を行なうためのシミュレ-タを完成させた。

Research Products

• [Publications] 淡海 功二: "UDL/Iのセマンティクス定義に基づく可変精度シミュレ-タの試作" Proc.of the 4th Karuizawa Workshop on Circuits and Systems. 57-62 (1991)
• [Publications] 大村 昌彦: "同期式順序回路の機能情報抽出" Proc.of the 4th Karuizawa Workshop on Circuits and Systems. 52-56 (1991)
• [Publications] Hidetoshi Onodera: "Branch-and-Bound Placement for Building Block Layout" Proc.of 28th ACM/IEEE Design Automation Conference. 433-439 (1991)
• [Publications] Hidetoshi Onodera: "Analog Circuit PlacementーBranch-and-Bound Placement with Shape Optimizationー" Proc.1992 CICC.