1990 Fiscal Year Annual Research Report
極限並列性を指向した多値剰余数演算集積回路の試作とその総合的評価に関する研究
Project/Area Number |
01850085
|
Research Institution | Tohoku University |
Principal Investigator |
亀山 充隆 東北大学, 工学部, 助教授 (70124568)
|
Co-Investigator(Kenkyū-buntansha) |
苫米地 宣裕 八戸工業大学, 工学部, 教授 (70048180)
|
Keywords | 対称剰余数系 / 多値電流モ-ド論理 / SignedーDigit数演算回路 / 高並列積和演算器 / 電流モ-ドCMOS集積回路 / 剰余数演算VLSI |
Research Abstract |
積和演算や行列演算などの算術演算を高速に実行するVLSIチップ開発は、画像処理やディジタル制御の高性能化の要求に伴って、益々重要となっている。剰余数系は、加算・乗算などの整数演算が互いに素なモジュラスで定義される剰余桁ごとに独立に行えるという並列性を育し、この利点を活かした特長あるVLSI向きの演算回路構成が望まれていた。本研究では、剰余桁が多値符号に直接対応していることに着目し、モジュロ演算のための高並列ハ-ドウェアアルゴリズムを考案することにより極限的並列性を追求した高性能演算回路をきわめて少ないチップ占有面積で実現できることを、レイアウトおよびシミュレ-ションにより明らかにすることができた。すなわち、この多値剰余数演算回路は、本研究者の考案による双方向電流モ-ドCMOSを用いて、線形加算が単なる結線により実現できるため、2値素子による構成と比較してはるかに高性能化が達成できる。3人力積和演算(ax+by+cz)結果が語長に無関係にわずか1段の全加算器とデコ-ダを通して出力され、2μCMOSデザインル-ルにおける演算時間は10nsec程度と、高速2進演算方式と比較して5倍以上の高速化が達成される。また、このときのチップサイズは約1/10となる。さらに、この積和演算回路の原理的動作と性能を確認するため、10μCMOSデザインル-ルによる集積回路の試作を行った。この結果、ほぼ設計どおりの直流特性と3入力積和演算が約270nsecの応答時間で動作することが確認できた。これは、電源電圧一定のときのスケ-リング則に従えば2μデザインル-ルのときの速度は約10nsecと25倍速くなること示している。以上により、提案した剰余数多値演算回路はVLSIチップ内の大規模演算回路としてロボット実時間制御などへ有用となることを明らかにすることができた。
|
Research Products
(15 results)
-
[Publications] Michitaka Kameyama: "UltraーHighly Parallel Residue Arithmetic VLSI System" Digest of Technical Papers,1989 Symposium on VLSI Circuits. 127-128 (1989)
-
[Publications] Shoji Kawahito: "HighーPerformance MultipleーValued Radixー2 SignedーDigit Multiplier and Its Application" Digest of Technical Papers,1989 Symposium on VLSI Circuits. 125-126 (1989)
-
[Publications] 野村 昌弘: "多値SignedーDigit数演算モジェ-ルに基づくVLSIシステムの構成" 平成元年度電気関係学会東北支部連合大会講演論文集. 110 (1989)
-
[Publications] 野村 昌弘: "配列型多値演算VLSIシステムの性能評価" 電子情報通信学会技術研究報告. ICD89ー120. 65-72 (1989)
-
[Publications] Michitaka Kameyama: "Highly Parallel Residue Arithmetic Chip Based on MultipleーValued Bidirectional CurrentーMode Logic" IEEE Journal of SolidーState Circuits. 24. 1404-1411 (1989)
-
[Publications] 宋 奎翼: "相補型パスゲ-トに基づく4値順序回路の構成" 電子情報通信学会論文誌Dー1. J72ーDーI. 837-844 (1989)
-
[Publications] Shoji Kawahito: "MultipleーValued Radixー2 SignedーDigit Arithmetic Circuits for HighーPerformance VLSI Systems" IEEE Journal of SolidーState Circuits. 25. 125-131 (1990)
-
[Publications] 野村 昌弘: "多値SignedーDigit数演算モジュ-ルに基づくデ-タ駆動形アレ-の構成" 平成2年電子情報通信学会春季全国大会講演論文集. 5-219 (1990)
-
[Publications] 魏 書剛: "多値RSA暗号処理VLSIの性能評価" 電子情報通信学会論文誌DーI. J73ーDーI. 484-491 (1990)
-
[Publications] Michitaka Kameyama: "Toward the Age of BeyondーBinary Electronics and Systems" Proceedings of the 1990 IEEE International Symposium on MultipleーValued Logic. 162-166 (1990)
-
[Publications] Michitaka Kameyama: "Modular Design of MultipleーValued Arithmetic VLSI System Using SignedーDigit Number System" Proceedings of the 1990 IEEE International Symposium on MultipleーValued Logic. 355-362 (1990)
-
[Publications] 藤岡 与周: "マニピュレ-タ逆ヤコビ剰余数演算システムの構成" 平成2年度電気関係学会東北支部連合大会講演論文集. 265 (1990)
-
[Publications] 藤岡 与周: "剰余数系に基づくマニピュレ-タ擬似逆ヤコビ演算プロセッサの構成" 計測自動制御学会東北支部第123回研究集会資料. 123ー7. (1990)
-
[Publications] 野村 昌弘: "SignedーDigit数演算多値モジュ-ルアレ-とロボット制御用VLSIプロセッサ設計への応用" 電子情報通信学会技術研究報告. ICD90ー139. 9-16 (1990)
-
[Publications] 亀山 充隆: "SignedーDigit数演算多値モジュ-ルアレ-の構成" 電子情報通信学会論文誌A. J74ーA. 296-303 (1991)