1991 Fiscal Year Annual Research Report
単一素子でニュ-ロン機能を実現する新しいMOS型デバイスの研究
Project/Area Number |
02402032
|
Research Institution | Tohoku University Grant-in-Aid for Scientic Research |
Principal Investigator |
柴田 直 東北大学, 工学部, 助教授 (00187402)
|
Co-Investigator(Kenkyū-buntansha) |
森田 瑞穂 東北大学, 工学部, 助教授 (50157905)
大見 忠弘 東北大学, 工学部, 教授 (20016463)
|
Keywords | ニュ-ロンMOSトランジスタ / ニュ-ロン / ソフトハ-ドウェア論理回路 / フロ-ティングゲ-ト / フラッシュA / Dコンバ-タ / 可変閾値トランジスタ |
Research Abstract |
初年度のに行ったニュ-ロンMOSトランジスタの理論的解析並びに単体MOSに外付けのコンデンサ-を付けて行った実験結果に基づいてNMOS二層ポリシリコンプロセスによりニュ-ロンMOSトランジスタの試作を行いその基本特性の評価を行った。この試作においては、第一層目のポリシリコンでフロ-ティングゲ-トを形成し、その側壁部にCVDSiO_2によるスペ-サを形成したのち、入力ゲ-トを第2ポリシリコンで形成した。このスペ-サは、容量結合係数決定の精度向上、入力ゲ-ト電極の異方性エッチングの精度向上、さらにフロ-ティングゲ-ト内電荷の変動防止等、素子の性能向上、信頼性向上に大きな効果をもっている。試作サンプルの評価より、期待通りのトランジスタのニュ-ロン動作を確認した。また線形可変抵抗も予想通りの良好な特性を示すことを確めた。ニュ-ロンMOSの最も重要な応用である、可変閾値トランジスタや可変閾値インバ-タもすべて予想通りの動作をすることが実証された。さらに単一トランジスタで形成したD/Aコンバ-タも良好な特性を示した。これらの結果に基づき、CMOS二層ポリシリコンプロセスによるニュ-ロンMOS回路の設計、試作を行った。この結果、ニュ-ロンMOSを用いて従来のバイナリ論理回路を設計し直すと、素子数・配線数を激減させられることが分った。例えば4ビットのA/D変換器は従来のトランジスタでは398個必要だったが、ニュ-ロMOSではたった28個で実現できることが分かった。またコンピュ-タの心臓部の構成要素である全加算器もたった8個で構成できる(従来は50個)。これらの回路動作も実験的に確められた。さらに、外部信号の切り換えだけで、その論理機能を自在に切り換えられる新しい概念の論理回路も構成できることが分かった。これは「やわらかいハ-ドウェア回路」という新たな可能性を秘めた非常に重要な技術開発の成果である。
|
-
[Publications] T.Shibata: "An Intelligent MOS Transistor Featuring GateーLevel Weighted Sum and Threshold Operations" Technical Digest,International Electron Devices Meeting 1991,Washington D.C. 919-922 (1991)
-
[Publications] 柴田 直: "新概念のMOSトランジスタ,単体でニュ-ロン機能など実現" 日経マイクロデバイス1992年1月号. No.79. 101-109 (1992)
-
[Publications] T.Shibata: "A Functional MOS Transistor Featuring GateーLevel Weighted Sum and Threshold Operations" IEEE Trans.Electron Devices(June Issue). Vol.39. (1992)
-
[Publications] T.Shibata: "ASelfーLearning Neural Network LSI using Neuron MOSFET'S" Digest of Technical Papers,1992 Symposium on VLSI Technology,Seatle,June. (1992)
-
[Publications] T.Shibata: "Implementing Binary Logic Circuits Using Neuron MOS Transistors" IEEE Trans.Electron Devices.