1991 Fiscal Year Annual Research Report
可観測な環境でのテスト設計と診断容易化手法に関する研究
| Project/Area Number |
02452165
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
樹下 行三 大阪大学, 工学部, 教授 (00028995)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高松 雄三 愛媛大学, 工学部, 教授 (80039255)
板崎 徳禎 大阪大学, 工学部, 助手 (90223073)
小松 雅治 大阪大学, 工学部, 助教授 (90116583)
|
|---|
| Keywords | 故障診断 / 論理回路 / LSIテスト / 電子ビ-ムテスト / 診断容易化設計 / テストパタ-ン生成 / テスト容易化設計 / 全可観測テスト |
|---|
| Research Abstract |
本年度の主な研究成果は次の通りである。
1.前年度では,可観測な環境でのテスト容易な論理回路として,kーUCNAND回路を提案したが,これを任意の論理素子を含む回路に一般化したモデルとしてkーUCP回路を提案し,テストパタ-ンの種類は2倍になるが従来と同じテストパタ-ン長でテストおよび故障診断が出来ることを示した。kーUCP回路およびそれに対するテスト手法についてはIEEEのトランザクションに投稿し,1992年5月号に掲載の予定である。
2.kーUCP回路は組み合せ回路を対象としたものであるが,これを全可観測な順序回路に拡張し,それに対するテスト手法について考察した。順序回路としては,スキャンパスを持つ場合に着目し,スキャンパスの構成とテスト容易化のための付加回路を同時に考慮することにより付加ゲ-ト数を少なくする手法を提案した。順序回路についての議論は電子情報通信学会英文誌に投稿し,論文として採録が決定されている。
3.kーUCP回路の場合にはテストは容易であるが,付加回路を要求するという意味では好ましくない。通常の論理回路に対して,全可観測とした場合にどれだけのテストパタ-ンが要求されるかという立場で,テストパタ-ン数を最小にする手法を検討した。ベンチマ-ク回路での実験により,外部出力のみが可観測とするのに比べて大幅にテスト数の減少がはかれる。この結果は,電子情報通信学会FTS研究会で報告した。
4.上で述べた手法を大規模回路に対して電子ビ-ムテスタ-を用いるテスト手法に応用するためには,更にテストパタ-ンの圧縮を行う必要があり,動的な圧縮手法を用いたテストパタ-ンの圧縮について考察した。これについては,今年度の電子ビ-ムテスティングシンポジュウムで報告した。この結果を応用して電子ビ-ムテスタ-上で実用的な診断が出来るアルゴリズムを検討中である。
|
-
[Publications] H.Takahashi,N.Iuchi and Y.Takamatsu: "Test Generation for Combinational Circuits with Multiple Faults" Proc. '91 Pacific Rim International Symposium on Fault Tolerant Systems. 212-217 (1991)
-
[Publications] 梶原 誠司,板崎 徳禎,樹下 行三: "組合せ回路のEBT用テストパタ-ンの圧縮について" 日本学術振興会 電子ビ-ムテスティングシンポジウム. 117. 47-52 (1991)
-
[Publications] 樋上 喜信,梶原 誠司,樹下 行三: "全可観測な環境での順序回路のテスト生成について" 電子情報通信学会技術報告. FTS91ー45. 1-8 (1991)
-
[Publications] C.Chen,M.Komatsu,M.Kawakatsu and M.Kawaguchi: "Performance Analysis of Multiclass Traffic in ATM Networks" IEEE GLOBECOM '91. 244-248 (1991)
-
[Publications] Wen Xiaoqing and Kozo Kinoshita: "A Testable Design of Sequential Circuits under Highly Observable Condition" 電子情報通信学会英文誌.
-
[Publications] Wen Xiaoqing and Kozo Kinoshita: "A Testable Design of Logic Circuits under Highly Observable Condition" IEEE Trans. on Computers. VOL.41. (1992)
