VLSIの計算機援用設計のための並列処理技法に関する研究

1990 Fiscal Year Annual Research Report

• Project/Area Number: 02555068
• Research Institution: Osaka University
• Principal Investigator: 白川 功 大阪大学, 工学部, 教授 (10029100)
• Co-Investigator(Kenkyū-buntansha): 出口 弘 大阪大学, 工学部, 助手 (30197826) ; 荒木 俊郎 大阪大学, 工学部, 助教授 (70107077) ; 熊谷 貞俊 大阪大学, 大型計算機センター, 教授 (10093410) ; 宮原 秀夫 大阪大学, 基礎工学部, 教授 (90029314)
• Keywords: CAD / VLSI / 並列処理 / 回路シミュレ-ション / 論理シミュレ-ション / 故障シミュレ-ション / VLSI自動配線

Research Abstract

本年度は,VLSIの計算機援用設計のための並列処理技法について,以下に示すような成果を得ている.
1.回路シミュレ-タ:従来MOS回路にのみ適用されていた波形緩和法を拡張し,従来の直接法では不可能であった大規模なバイポ-ラ回路のシミュレ-ションにも適用できる手法を開発した.回路の部分回路への分割ならびにシミュレ-ション区間の部分区間への分割を,動的に変化するバイポ-ラトランジスタの状態をうまく利用し,効果的に自動分割するものである.さらにそれらの部分回路の区間のシミュレ-ションを並列に処理することにより高速化を図っている.
2.論理シミュレ-タ:従来のイベント駆動方式に基づく論理シミュレ-タにわずかの変更を加えるだけでハザ-ド/レ-スの検出を可能にした.また,大規模な並列処理に適していると期待されているメッセ-ジ駆動方式に基づく論理シミュレ-タを開発し,いくつかの並列処理システム上に実現し,その評価,検討を行った.
3.故障シミュレ-タ:パラレル法とコンカレント法を組み合わせることにより,高速でメモリ使用量の節約できる故障シミュレ-ション手法を開発した.さらに,MOSトランスミッションゲ-トを含むVLSIにも適用できる効果的なモデルと故障シミュレ-ション手法を開発した.
4.VLSI自動配線システム:配線問題を階層的に分割することにより,各々の部分問題を並列に処理する手法を開発し,分割数に応じたプロセッサを持つ並列処理システム上に実現し,その評価,検討を行った.

Research Products

• [Publications] 中野 幹雄: "波形緩和法のバイポ-ラ回路への適応可能性について" 電子情報通信学会技術研究報告. CAS90ー49. 7-13 (1990)
• [Publications] 岩下 洋哲: "故障シミュレ-ションの同期回路向き高速化手法" 電子情報通信学会技術研究報告. CAS90ー99. 7-13 (1990)
• [Publications] M.Nakano: "A Waveform Relaxation Method Applicable to Bipolar Digital Circuits" JTCーCSCC'90. 284-289 (1990)
• [Publications] M.S.Kang: "An Extended Digital Fault Simulator" JTCーCSCC'90. 300-304 (1990)
• [Publications] 康 敏燮: "TRF遅延モデルに基づく5値論理シミュレ-ションによるハザ-ド検出の一手法" 電子情報通信学会論文誌. J74ーA. 237-246 (1991)