• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2002 Fiscal Year Annual Research Report

スケーラブル動画像符号化の組込み向け実装法に関する研究

Research Project

Project/Area Number 02J02016
Research InstitutionKyoto University

Principal Investigator

筒井 弘  京都大学, 情報学研究科, 特別研究員(DC1)

Keywordsスケーラブル画像符号化 / JPEG2000 / 組込み機器 / SoC / Xtensa / コンフィギュラブルプロセッサ / 離散ウェーブレット変換 / エントロピー符号化
Research Abstract

本研究の目的は,スケーラブル動画像符号化の組込み機器への効率的な実装手法の提案である.情報機器,ネットワーク,及び伝送される情報を含めたシステム全体の視点で最適な実装手法を検討することによって,現在の設計資産の再利用に重点を置いたSoC(System-on-a-chip)設計の比べて効率の良い実装を可能とする.本年度はJPEG2000スケーラブル符号化を対象として様々なシステム要求に対して最適な実装を容易かつ効率的に実現可能とするスケーラブルフレームワークの実現を目標とし,検討および実装を行った.詳細は下記の通りである.
1.JPEG2000符号化処理の解析
処理の特性を明かにするために解析を行った.提案するスケーラブルフレームワークとの親和性からCPUとしては米Tensilica社のXtensaコンフィギュラブルプロセッサを用い,処理量の解析を行った.
2.専用命令の付加
JPEG2000符号化処理の中で大きな処理量を要する処理であるエントロピー符号化および離散ウェーブレット変換(DWT)に関して,Xtensaに専用命令を付加することによって高速化を行った.
3.専用ハードウェア設計
上記2処理を高速実行可能な専用ハードウェアを設計した.スケーラブルフレームワークに組込むことを考慮し,SRAMに似た自由度の高いインタフェースを採用した.
4.スケーラブルフレームワークの提案
上記2処理の実装をソフトウェア,専用命令により高速化したソフトウェア,および専用ハードウェアから選択可能なスケーラブルフレームワークを提案した.これにより様々なシステム要求に対して最適な実装を容易かつ効率的に実現可能となる.
5.VLSI設計
スケーラブルフレームワークを用いて得られた実装をVDECを通じてVLSIとして試作した.本VLSIはXtensaおよびハードウェアエントロピー符号器,DWTハードウェアを搭載する.

  • Research Products

    (7 results)

All Other

All Publications (7 results)

  • [Publications] H.Tsutsui, T.Masuzaki 他: "JPEG2000 Fully Scalable Image Encoder by configurable Processor"Proc.of 7th EUROMEDIA Conference. 168-172 (2002)

  • [Publications] T.Masuzaki, H.Tsutsui 他: "JPEG2000 Adaptive Rate Control for Embedded Systems"Proc.of IEEE International Symposium on Circuits and Systems(ISCAS2002). Vol.4. 333-336 (2002)

  • [Publications] 筒井 弘, 増崎 隆彦 他: "コンフィギュラブルプロセッサを用いたJPEG2000符合器の設計"電子情報通信学会基礎・境界ソサイエティ大会. A-4-A-27 (2002)

  • [Publications] T.Masuzaki, H.Tsutsui 他: "Adaptive Rate Control for JPEG2000 Image Coding in Embedded Systems"Proc.of IEEE 2002 International Conference on Image Processing(ICIP2002). Vol.3. 77-80 (2002)

  • [Publications] H.Tsutsui, T.Masuzaki 他: "High Speed JPEG2000 Encoder by Configurable Processor"Proc.of 2002 IEEE Asia Pacific Conference on Circuits and Systems(APCCAS2002). Vol.1. 45-50 (2002)

  • [Publications] Y.Hayashi, H.Tsutsui 他: "Scalable Design Framework for JPEG2000 Encoder Architecture"Proc.of The 11th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI2003). (2003)

  • [Publications] Y.Hayashi, H.Tsutsui 他: "Design Framework for JPEG2000 Encoding System Architecture"Proc.of IEEE International Symposium on Circuits and Systems(ISCAS2003). (2003)

URL: 

Published: 2004-03-26   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi