高性能超並列計算機のための複合多重要素プロセッサの試作

1993 Fiscal Year Annual Research Report

• Project/Area Number: 03555071
• Research Institution: The University of Tokyo
• Principal Investigator: 田中 英彦 東京大学, 工学部, 教授 (60011102)
• Co-Investigator(Kenkyū-buntansha): 斎藤 禎 東京大学, 工学部, 助手 (90011139) ; 小池 帆平 東京大学, 工学部, 講師 (00215146)
• Keywords: 並列処理管理 / 負荷分散 / スケジューリング / マルチスレッド / レジスタウィンドウ / 高速コンテクスト切替 / 推論プロセッサ / 性能評価

Research Abstract

最終年度である平成5年度は、1)複合多重要素プロセッサにおいて並列処理管理を行なう管理プロセッサが実行する並列処理管理カーネルの最終的な実現を行ない、2)試作した推論プロセッサLSIなど、実際のハードウェアを用いて並列処理管理カーネルのメカニズムの評価を行ない、これまでに提案した手法の有効性の確認を行なった。並列処理管理カーネルは、いわゆるオペレーティングシステムの核に相当するが,特に負荷分散とスケジューリングに重点を置いているのが特徴である。負荷分散処理の一部である動的負荷分割を担い,並列度等による分割の判断をして,過剰な並列性を抑制し,通信量を低減させ、スケジューリングでは,ヒープメモリ残量や並列度に応じた動的な優先度,そして,実行開始猶予時間を導入する手法を導入している。昨年度までの評価の結果,並列性が要素プロセッサ数を大きく上回る場合は動的負荷分割が,それほど大きく上回らない場合は静的負荷分割がそれぞれ有効であり,両者を複合させるのが最も有効であることがわかっていたが、本年度は、昨年度部分的に実現と性能評価を行なった、レジスタウィンドウの管理アルゴリズムを工夫することによって,コンテクストスイッチを高速化する手法などを用いて、並列処理管理カーネルを実際の並列計算機ハードウェア上に実現する作業を行ない、これを完了するとともに、このようにして実現した並列処理管理カーネルを、すでに試作の完了したマルチコンテクスト処理を行なう推論プロセッサLSIなどを実際に管理させることによって、性能の確認を行なった。

Research Products

• [Publications] Yasuo Hidaka,et al.: "Multiple Threads in Cyclic Register Windows" Proc.of the 20th Annual International Symposium on Computer Architecture. 131-142 (1993)
• [Publications] Yasuo Hidaka,et al.: "Architecture of parallel management kernel for PIE64" Future Generation Computer Systems. (1994)
• [Publications] Kentaro Shimada,et al.: "UNIREDII:The High Performance Interence Machine PIE64" New Generation Computing. 11. 251-269 (1993)