大規模論理回路のテスト生成のためのニュ-ルネットワ-クに関する研究

1991 Fiscal Year Annual Research Report

• Project/Area Number: 03650312
• Research Institution: Meiji University
• Principal Investigator: 藤原 秀雄 明治大学, 理工学部, 教授 (70029346)
• Keywords: ニュ-ラルネットワ-ク / 論理回路 / テスト生成 / VLSI / アルゴリズム / 故障検査

Research Abstract

平成3年度は,組合せ理論回路を対象に,ニュ-ラルネットワ-クを用いて自動テスト生成を行う方法を再検討した。そのために,テスト生成アルゴリズムを研究している国内の大学や企業の研究所を訪問して,この分野の研究に関する調査及び議論を通じての研究の打合せなどを行った。現在,テスト生成法の有効性、実用性を評価するために,テスト生成用のニュ-ラルネットワ-クシミュレ-タ及び,それに基づくテスト生成システムを作成中である。同時に,市販のニュ-ラルネットシミュレ-タを購入し,そのシミュレ-タを用いてテスト生成システムを構築する予定である。
初めから予想されたことではあるが,ソフトウェアによるニュ-ラルニットワ-クシミュレ-タの速度の問題がシミュレ-タを作成する過程で現われており,大規模な論理回路に対して実験することは非常に困難であることがわかってきた。特に,テスト生成問題では,ホップフィ-ルドモデルでのエネルギ-を最小にする最小解のみが求めるテストベクトルであるので,極小解に落ち込んだ後はボルツマンモデルによる,いわゆるアニ-リングによる方法を採用しなければならず,その収速性の速度について,回路規模が大きくなるにつれて,非常に困難な問題となっている。

Research Products

• [Publications] 藤野 貴之,藤原 秀雄: "論理回路のテスト生成のための3値ニュ-ラルネットワ-クモデル" 電子情報通信学会フォ-ルトトレラントシステム研資. FTS91ー5. 33-40 (1991)
• [Publications] Hideo Fujiwara: "ThreeーValued Nearol Networks for Test Generation" International Journal of Computer Aided VLSI Design. Vol.3,No.3. 273-290 (1991)