大規模論理回路のテスト生成のためのニューラルネットワークに関する研究

1992 Fiscal Year Annual Research Report

• Project/Area Number: 03650312
• Research Institution: Meiji University
• Principal Investigator: 藤原 秀雄 明治大学, 理工学部, 教授 (70029346)
• Keywords: ニューラルネットワーク / 論理回路 / テスト生成 / VLSI / アルゴリズム / 故障検査

Research Abstract

LSIの高集積化、高機能化に伴って、論理回路のテストがますます困難になってきている。特に、次世代の大規模集積回路ULSIに対するテストについて、そのテストパターンの自動生成のために、現在の方法より飛躍的に高速化された方式が必要になっている。本研究では、従来の方法とは全く異なる観点から、新しいテスト生成の方式を考察しその実現を目指してきた。ニューラルネットワークの超並列処理を利用することにより高速のテスト生成を可能にする方式を考案した。ニューラルネットワークのシミュレータを用いてテスト生成システムを構築し、ISCASベンチマーク回路に対して実験を行なった。当初から予想されていたことではあるが、ソフトウェアによるニューラルネットワークシミュレータの速度の問題があり、大規模な論理回路に対して実験することは非常に困難であることがわかった。特に、テスト生成問題では、ホップフィールドモデルでのエネルギーを最小にする最小解のみが求めるテストパターンであるので、局所解に落ち込んだ後はボルツマンモデルによる、いわゆるアニーリィングによる方法を採用したが、その収束性の速度について、回路規模が大きくなるにつれて、非常に困難となっている。本研究での本来の目的は大規模論理回路のテスト生成の高速化であるので、このニューラルネットワークによる並列処理方式とは別に、140台のワークステーションからなるネットワークの環境を利用して、テスト生成の分散並列処理方式の研究も行なった。これに関しては、理論的解析と実験による結果ともに、高い有効性、実用性が実証された。

Research Products

• [Publications] Hideo Fujiwara: "Three-Valued Neural Networks for Test Generation" Int. Journal of Computer Aided VLSI Design. 3. 273-290 (1991)
• [Publications] 藤野 貴之,藤原 秀雄: "論理回路のテスト生成のための3値ニューラルネットワークモデル" 情報処理学会論文誌. 33. 570-579 (1992)