1993 Fiscal Year Annual Research Report

演算遅れ時間最小化を指向したロボット制御VLSIプロセッサの開発

Research Project

Project/Area Number	04555076
Research Institution	Tohoku University
Principal Investigator	亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)
Keywords	空間的並列処理 / ロボットエレクトロニクス / VLSIプロセッサ / データ依存グラフ / リニアアレー構造 / 再構成可能プロセッサ
Research Abstract	自律的動作を目指した知能ロボット実現のためには,多種多様な処理が必要とされるとともに,センサフィードバックが多い.したがって,実時間処理を可能とするためにはロボットシステムの各処理を演算遅れ時間をできるだけ小さくすることが重要である.本研究では,以上の様な観点から演算遅れ時間最小化を指向したロボット制御用VLSIプロセッサアーキテクチャについて考察し,種々の実例を通してその有用性を明らかにすることができた.さらに,実際にVLSIプロセッサの開発を開始しており,以下に主な成果を列挙する. 1.[リニアアレーアーキテクチャの拡張]PEの稼働効率を最大にし,演算遅れ時間を最小とするため,リニアアレー構造VLSIプロセッサにおける瞬時入力到来・瞬時出力発生スケジューリング法を考案した.また,知能ロボット制御等に必要となるFFTに本スケジューリング法を適用するとともに,新たにダブルリニアアレーアーキテクチャを提案し,FFTの演算遅れ時間を大幅に減少できることを明らかにした. 2.[高並列処理アーキテクチャ]瞬時入力到来・瞬時出力発生スケジューリング法に基づくロボット制御用3次元計測・物体認識VLSIプロセッサ,ロボット動作時の衝突を回避するための干渉チェックVLSIプロセッサなどを新たに提案している. 3.[FPGAによるプロセッサ設計]ゲートアレイと比較して開発期間が短く開発コストの低いFPGAを用いたリニアアレープロセッサの設計を,CADを用いて行った.FPGAの使用可能ゲート数及びI/Oピン数の制約により,規模の大きいハードウェアはマルチチップ構成にせざるを得ず,チップ間配線が制限されるという問題に対し,要素プロセッサ(PE)内のチップ間通信の稼働効率がほぼ100パーセントとなるようにPEを設計する事により,与えられたFPGAの性能を最大限引き出したリニアアレープロセッサを設計している. 4.[ソフトウェア開発システム]リニアアレープロセッサのプログラムを開発するため,ロボット制御に必要となる種々の積和演算のデータ依存関係等を調べる開発ツールを作成した.本開発ツールをスケジューリングプログラムと統合することにより,演算遅れ時間最小化を指向した種々のロボット制御VLSIプロセッサを実用化可能となる.

Research Products
(5 results)

All Other

All Publications (5 results)

[Publications] S.Kittichaikoonkit: "A Minimum-Latency Linear Array FFT Processor for Robotics" IEICE Transactions on Information and Systems. E76-D. 680-688 (1993)
[Publications] Y.Sasaki: "Model-Based Robot Vision VLSI Processor for 3-D Instrumentation and Object Recognition" 1993 International Conference on Industrial Electronics,Control,and Instrumentation. 3. 1724-1729 (1993)
[Publications] M.Hariyama: "A Parallel Collision Detection VLSI Processor for Robotics Using a Content-Addressable Memory" 1993 International Conference on Industrial Electronics,Control,and Instrumentation. 3. 1512-1516 (1993)
[Publications] Y.Fujioka: "2400-MFLOPS Reconfigurable Parallel VLSI Processor for Robot Control" 1993 IEEE International Conference on Robotics and Automation. 3. 149-154 (1993)
[Publications] 藤岡与周: "デイジタル制御用再構成可能並列プロセッサの開発" 電子情報通信学会技術報告. ICD93-100,DSP93-61. 47-54 (1993)

1993 Fiscal Year Annual Research Report

演算遅れ時間最小化を指向したロボット制御VLSIプロセッサの開発

Principal Investigator

亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)

Research Products

[Publications] S.Kittichaikoonkit: "A Minimum-Latency Linear Array FFT Processor for Robotics" IEICE Transactions on Information and Systems. E76-D. 680-688 (1993)

[Publications] Y.Sasaki: "Model-Based Robot Vision VLSI Processor for 3-D Instrumentation and Object Recognition" 1993 International Conference on Industrial Electronics,Control,and Instrumentation. 3. 1724-1729 (1993)

[Publications] M.Hariyama: "A Parallel Collision Detection VLSI Processor for Robotics Using a Content-Addressable Memory" 1993 International Conference on Industrial Electronics,Control,and Instrumentation. 3. 1512-1516 (1993)

[Publications] Y.Fujioka: "2400-MFLOPS Reconfigurable Parallel VLSI Processor for Robot Control" 1993 IEEE International Conference on Robotics and Automation. 3. 149-154 (1993)

[Publications] 藤岡与周: "デイジタル制御用再構成可能並列プロセッサの開発" 電子情報通信学会技術報告. ICD93-100,DSP93-61. 47-54 (1993)

亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)