1994 Fiscal Year Annual Research Report

演算遅れ時間最小化を指向したロボット制御VI,SIプロセッサの開発

Research Project

Project/Area Number	04555076
Research Institution	Tohoku University, Graduate School of Information Sciences
Principal Investigator	亀山充隆東北大学, 大学院情報科学研究科, 教授 (70124568)
Keywords	空間的並列処理 / ロボットエレクトロニクス / VLSIプロセッサ / データ依存グラフ / リニアアレー構造 / 再構成可能並列プロセッサ
Research Abstract	ロボットマニピュレータのモデルベースト制御などにおいては、実世界からのセンサフィードバックや高速応答性という観点から演算遅れ時間の少ない超高速VLSIプロセッサの開発が望まれている.このため、本研究では演算遅れ時間の少ないリニアアレー並列構造に基づく高集積プロセッサの設計・開発を推進している.そこで,ロボット制御において必要となる種々の入力数の多入力積和演算を効率的に実行できる再構成可能並列プロセッサの設計・開発を行っており、以下に主な成果を列挙する. 1.[FPGAによるプロセッサの動作テスト]FPGAの使用可能ゲート数及びI/Oピン数の制約により,規模の大きいハードウェアはマルチチップ構成にせざるを得ず,チップ間配線が制限される.この問題に対し,要素プロセッサ(PE)内のチップ間通信の稼働効率がほぼ100パーセントとなるようにPEを設計し,ワイヤラッピングにより試作した.動作テストの結果,配線遅延を考慮に入れたプリント基板の作成や内部配線遅延の小さいFPGAを用いることにより,実用的演算速度を有するPEを試作できる見通しを得た。 2.[ソフトウェア開発環境]各PEの制御プログラム開発ツールを作成した.本開発ツールをスケジューリングプログラムなどと統合することにより,演算遅れ時間最小化を指向した種々のロボット制御VLSIプロセッサを実用化可能となる。 3.[家庭用サービスロボットへの応用]「持って来いロボット」と称する家庭用サービスロボットの制御を考慮するため小型遠隔操作ロボットを試作し,視覚情報に基づく制御が重要であるという知見を得た.ヤコビ行列の擬似逆行列を用いた視覚情報に基づく制御法に再構成可能並列プロセッサを適用することにより,演算遅れ時間を大幅に減少できる見通しを得ている.

Research Products
(8 results)

All Other

All Publications (8 results)

[Publications] Y.Fujioka: "Design of a Reconfigurable parallel Processor for Digital Control Using FPGAs" IEICE Transactions on clcctronics. E77-C. 1123-1130 (1994)
[Publications] B.Kim: "Latency Minimization of Parallel VLSI Processors for Robotics Using Integer Programming" Journal of Robotics and Mcchatronics. 6. 143-149 (1994)
[Publications] Y.Sawano: "High-Level Synthcsis of VLSI Processors for Intelligent Integrated Systems" IEICE Transactions on electronics. E77-C. 1101-1107 (1994)
[Publications] 藤岡与周: "知能集積システム用再構成可能並列VLSIプロセッサの構成" 電子情報通信学会技術研究報告. ICD94-11. 73-80 (1994)
[Publications] 藤岡与周: "再構成可能並列VLSIプロセッサと知能ロボット制御への応用" 電子情報通信学会技術研究報告. ICD94-193. 57-64 (1994)
[Publications] 藤岡与周: "知能集積システム用再構成可能並列VLSIプロセッサの高性能化" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 39-40 (1994)
[Publications] 金凡哲: "知能集積システム用ユニバーサルVLSIプロセッサの設計と評価" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 37-38 (1994)
[Publications] 植野義則: "2次元構造再構成可能並列VLSIプロセッサシステムと知能ロボット制御への応用" 平成6年度電気関係学会東北支部連合大会講演論文集. 99 (1994)

1994 Fiscal Year Annual Research Report

演算遅れ時間最小化を指向したロボット制御VI,SIプロセッサの開発

Principal Investigator

亀山 充隆 東北大学, 大学院情報科学研究科, 教授 (70124568)

Research Products

[Publications] Y.Fujioka: "Design of a Reconfigurable parallel Processor for Digital Control Using FPGAs" IEICE Transactions on clcctronics. E77-C. 1123-1130 (1994)

[Publications] B.Kim: "Latency Minimization of Parallel VLSI Processors for Robotics Using Integer Programming" Journal of Robotics and Mcchatronics. 6. 143-149 (1994)

[Publications] Y.Sawano: "High-Level Synthcsis of VLSI Processors for Intelligent Integrated Systems" IEICE Transactions on electronics. E77-C. 1101-1107 (1994)

[Publications] 藤岡 与周: "知能集積システム用再構成可能並列VLSIプロセッサの構成" 電子情報通信学会技術研究報告. ICD94-11. 73-80 (1994)

[Publications] 藤岡 与周: "再構成可能並列VLSIプロセッサと知能ロボット制御への応用" 電子情報通信学会技術研究報告. ICD94-193. 57-64 (1994)

[Publications] 藤岡 与周: "知能集積システム用再構成可能並列VLSIプロセッサの高性能化" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 39-40 (1994)

[Publications] 金 凡哲: "知能集積システム用ユニバーサルVLSIプロセッサの設計と評価" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 37-38 (1994)

[Publications] 植野 義則: "2次元構造再構成可能並列VLSIプロセッサシステムと知能ロボット制御への応用" 平成6年度電気関係学会東北支部連合大会講演論文集. 99 (1994)

亀山充隆東北大学, 大学院情報科学研究科, 教授 (70124568)

[Publications] 藤岡与周: "知能集積システム用再構成可能並列VLSIプロセッサの構成" 電子情報通信学会技術研究報告. ICD94-11. 73-80 (1994)

[Publications] 藤岡与周: "再構成可能並列VLSIプロセッサと知能ロボット制御への応用" 電子情報通信学会技術研究報告. ICD94-193. 57-64 (1994)

[Publications] 藤岡与周: "知能集積システム用再構成可能並列VLSIプロセッサの高性能化" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 39-40 (1994)

[Publications] 金凡哲: "知能集積システム用ユニバーサルVLSIプロセッサの設計と評価" 計測自動制御学会東北支部30周年記念学術講演会予稿集. 37-38 (1994)

[Publications] 植野義則: "2次元構造再構成可能並列VLSIプロセッサシステムと知能ロボット制御への応用" 平成6年度電気関係学会東北支部連合大会講演論文集. 99 (1994)