1992 Fiscal Year Annual Research Report
| Project/Area Number |
04555078
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
田丸 啓吉 京都大学, 工学部, 教授 (10127102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
寺井 正幸 三菱電機(株)カスタムLSI設計技術開発センター, 第一グループマネージ
小野寺 秀俊 京都大学, 工学部, 助教授 (80160927)
上坂 達生 熊本電波工業高等専門学校, 情報工学科, 教授 (30213333)
安浦 寛人 九州大学, 大学院総合理工学研究科, 教授 (80135540)
|
|---|
| Keywords | 図形処理専用計算機 / LSIレイアウト / レイアウト検証 / デザインルールチェック / ハードウェアエンジン / 並列処理 / 連想メモリ / 図形演算 |
|---|
| Research Abstract |
初年度はシステム全体の仕様検討と基本設計の後,連想メモリを用いる通信プロセッサ,図形処理を行なう要素プロセッサ、データサーバ各々の設計と,それらのソフトウェアの開発を行った。
1.開発システムの仕様検討と基本設計
LSIレイアウト図形処理専用計算機システムの仕様検討,ならびに基本設計を行った。その結果、図形処理の中で最も処理時間がかかり問題となっている、デザインルールチェック(DRC)を第一のターゲットとして専用計算機システムを開発することとした。
2.連想メモリを用いた超並列図形処理アルゴリズムの開発
図形論理演算や図形間交点算などの図形処理に必要な要素演算について,連想メモリを用いて実行する超並列アルゴリズムを開発した。例えば2000本の線分の中から最近計傍線分を探索する処理は、逐次処理に比べて約25倍高速に行なえる。
3.連想メモリを実装する要素プロセッサの基本設計と開発
要素プロセッサを、通信プロセッサと図形処理プロセッサとに分割し、パイプライン動作により高速な図形処理を行なう方式を考案した。並列処理に必要な図形選別演算を、連想メモリを用いて超高速処理する方式を検討した。連想メモリをコプロセッサとして動作させる通信プロセッサを設計、開発した。
4.要素プロセッサにおける図形処理アルゴリズムの開発
図形処理プロセッサ上で実現するDRCアルゴリズムを検討し、プログラム化した。また、データサーバとの通信や、データ選別処理を実現した。さらに、これらの処理をモニタするプログラムを開発し、システムレベルでのデバッグが容易に行なえる環境を構築した。
5.データサーバの設計と並列処理方式の検討
データサーバを、汎用WSを用いて実現することとし、ハードウェアとソフトウェアを設計製作した。また、図形を領域で分割して並列処理する手法について検討し、分割方法と処理効率の関係を明らかにした。
|
