零状態,零入力応答分離計算による高速低遅延二次元ディジタルフィルタの実現

1992 Fiscal Year Annual Research Report

• Project/Area Number: 04650282
• Research Institution: Kanazawa University
• Principal Investigator: 武部 幹 金沢大学, 工学部, 教授 (20019699)
• Co-Investigator(Kenkyū-buntansha): 松本 豊司 金沢大学, 総合情報処理センター, 講師 (20173908)
• Keywords: ディジタルフィルタ / 画像処理 / マルチプロセッサ / 状態空間モデル / ブロック処理 / リング結合プロセッサ

Research Abstract

画像処理用の高速な再帰形2次元ディジタルフィルタを実現するために、画面を格子状に分割し、領域間並列処理をマルチプロセッサにより行う。この場合最左列の垂直方向の複数領域を並列処理し、一列の処理が終わったら、右隣の列に移る。一方向処理は一画面の処理開始より終了までの時間が短いという特徴がある。
1.一方向リング結合システムの最適設計 領域間と共に領域内並列処理も行う場合、システムの状態更新システムについて、係数行列の零要素を考慮し、処理負荷を均等に要素プロセッサに割り当てた。A行列の係数のd(整数)分の1個のプロセッサにより領域内並列処理を行い、代表的サイズの画像的サイズの画像に対し、要求されるスループットを最小数のプロセッサで実現する諸パラメータを求めた。その結果、一般に領域サイズを小さく、領域間並列度を大きく取った方が良く、また一般形伝達関数に対してはd=1、分母分離形伝達関数に対してはd=3とした方が良い事が分かった。これらは乗算数のみを用いた数値計算による。
2.シグナルプロセッサを用いてシステムを構成するためのプログラムの作成 テキサスインストルメント社のC-40のC言語により領域間並列処理のみを行う2次フィルタの一方向処理システムのプログラム作成を試みた。コンパイラにより出力されたアセンブラプログラムはそのままでは行列要素のアドレス計算等で、効率が悪い事が分かった。そこでその部分を直接アセンブリ言語で記述し、かつ領域間並列度が高くなるように、処理プログラムのサブブロックの順序、隣接プロセッサとの状態変数の送受のタイミングを調整した。その結果、乗算数のみのステップ数の約2.5倍のステップ数でシグナルプロセッサシステムが実現できることが分かった。領域は縦に長い方がスループットが高くなることも分かった。

Research Products

• [Publications] 武部 幹,竹内 宏司,松本 豊司,小林 真也,木村 春彦: "零状態・零入力応答分離ブロック処理による二次元ディジタルフィルタの実現" 電子情報通信学会技術報告DSP. 92-100. 9-16 (1992)