1992 Fiscal Year Annual Research Report

演算/メモリ/通信機能一体型プロセッサ・コア・アーキテクチャの研究

Research Project

Project/Area Number	04650313
Research Institution	Kyoto Institute of Technology
Principal Investigator	柴山潔京都工芸繊維大学, 工芸学部, 教授 (70127091)
Keywords	プロセッサ・コア / 超並列計算機 / 要素プロセッサ / 計算機アーキテクチャ
Research Abstract	平成4年度の研究では、プロセッサすなわち処理機能を構成する演算/メモリ(記憶)/通信(入出力)の各機能のハードウェア/ソフトウェア・トレードオフを総合的に検討し直した。まず、商用化されている高性能マイクロプロセッサ素子や並列計算機用要素プロセッサ素子のアーキテクチャについて定性的かつ定量的に比較検討した。その結果に基づいて、プロセッサ・コアとしてはほとんど利用価値のない特殊で複雑な機能を排除し、プロセッサ・コアとして最小限必要な機能のみを装備した簡潔なハードウェア・アーキテクチャを設計した。具体的には、プロセッサ・コア機能として、 (1)演算機能においては、固定小数点数の算術/理論演算のみのサポート; (2)メモリ機能においては、メモリ階層構成の単純化/単一化; (3)通信機能においては、均質かつ高速なプロセッサ間通信用ポートの装備;などを行えば良いという知見が得られた。