演算/メモリ/通信機能一体型プロセッサ・コア・アーキテクチャの研究

1993 Fiscal Year Annual Research Report

• Project/Area Number: 04650313
• Research Institution: Kyoto Institure Of Technology
• Principal Investigator: 柴山 潔 京都工芸繊維大学, 工芸学部, 教授 (70127091)
• Keywords: プロセッサ・コア / 超並列計算機 / 要素プロセッサ / 演算機能 / メモリ機能 / 通信機能 / 計算機アーキテクチャ

Research Abstract

本研究では、1個のハードウェア素子上に要素プロセッサを数〜数十個搭載できる最新の集積回路技術のもとで、処理機能の核(コア)すなわち「プロセッサ・コア」のアーキテクチャについて斬新な改良を試みることを目標とした。具体的には、従来技術では、独立した個別の機能素子としてシステム構成用部品となっていた演算/メモリ/通信の各機能から必要最小限機能だけを抽出し、本研究で構築する簡潔なアーキテクチャに基づいてそれらを組み合わせたプロセッサ・コアを設計した。すなわち、本研究で設計したプロセッサ・コアは、従来のマイクロプロセッサのように超高機能で非常に複雑なアーキテクチャではなく、「処理機能として必要最小限の機能のみを装備した均質かつ簡素な要素プロセッサ」という新しいハードウェア/ソフトウェア・トレードオフ(機能分担方式)すなわちアーキテクチャを採っている。当該年度のまとめは以下の通りである。
1.超並列計算機用プロセッサ・コアとして最小限必要な演算/メモリ/通信の各機能を抽出した。
2.1.によって抽出した演算/メモリ/通信の各機能を一体化・統合できるプロセッサアーキテクチャを設計した。
このプロセッサアーキテクチャの設計では、簡潔性と均質性を最重要視し、一貫した計算モデルにしたがう設計を行うために、ワークステーション上に搭載したCADシステムを利用した。また、一体化した各機能を統合して制御する方式や機構についても考察を加えた。

Research Products

• [Publications] 柴山 潔: "PIM開発プロジェクトと大学" ICOT研究速報. TM-1260. 12-13 (1993)
• [Publications] 柴山 潔: "大学における計算機アーキテクチャの教育方法に関する考察" 情報処理学会・技術研究報告. ARC-100-4. 25-34 (1993)
• [Publications] 柴山 潔: "コンピュータアーキテクチャの基礎" 近代科学社, 337 (1993)
• [Publications] 柴山 潔: "情報工学実験" オーム社, 248 (1993)