2005 Fiscal Year Annual Research Report
シリコン集積回路多層配線における伝送線路配線を用いた高速信号伝送の研究
Project/Area Number |
04J04594
|
Research Institution | Tokyo Institute of Technology |
Principal Investigator |
伊藤 浩之 東京工業大学, 大学院・総合理工学研究科, 特別研究員(DC1)
|
Keywords | シリコン集積回路 / 長距離配線遅延 / 消費電力 / 伝送線路 / シグナルインテグリティ / 性能評価指数 |
Research Abstract |
近年、シリコン収集回路(Si LSI)の性能は、トランジスタ単体よりもむしろ長距離配線によって律速されている。本研究は、長距離配線の遅延と消費電力を低減させるための、差動伝送線路配線を用いたオンチップ超高速信号伝送技術を確立することを目的とする。 オンチップ差動伝送線路設計において損失の低減が重要な課題である。損失と配線構造の関係を実測により評価し、オンチップ差動伝送線路の損失最適化手法と損失のモデル式を提案した。 Current Mode Logic(CML)型のオンチップ差動伝送線路配線を180nmテクノロジーノードにより試作した。その結果、4Gbpsの高速信号伝送を達成することができた。伝送線路配線のTxの電源電圧を下げることにより、消費電力を8.9mWに低減することができた。このCML型差動伝送線路配線の遅延時間と消費電力は、8mm以上の配線長で従来のRC線路よりも有利になる。 パッシブイコライジングを有するLow Voltage Differential Signaling(LVDS)型差動伝送線路配線を開発した。180nmプロセスでの試作より、1cmの差動伝送線路に3Gbpsの信号を伝送させることができた。また、90nmプロセスにおいて、4.5mWの消費電力で10Gbpsの信号伝送が実現できるLVDS型差動伝送線路配線を開発した。 オンチップ配線の性能を評価するための性能評価指数(FOM)を提案し、従来技術との比較を行った。本研究で開発した90nmプロセスのLVDS型差動伝送線路配線が最も良いFOMを有していた。 以上により、オンチップ長距離配線に適応可能な超高速・低消費電力LVDS型差動伝送線路配線を開発した。
|
Research Products
(3 results)