設計方法の獲得・再利用化による効率的なアナログLSI設計手法に関する研究

1995 Fiscal Year Annual Research Report

• Project/Area Number: 05452197
• Research Institution: KYOTO UNIVERSITY
• Principal Investigator: 田丸 啓吉 京都大学, 工学研究科, 教授 (10127102)
• Co-Investigator(Kenkyū-buntansha): 小林 和淑 京都大学, 工学研究科, 助手 (70252476) ; MOSHNYAGA V 京都大学, 工学研究科, 講師 (40243050) ; 小野寺 秀俊 京都大学, 工学研究科, 助教授 (80160927)
• Keywords: 設計方法の再利用 / アナログLSI / アナログ回路設計手法 / アナログASIC / シンボリックレイアウト / 知識獲得 / 知識再利用 / LSI設計システム

Research Abstract

本年度は前年度に引続き、より効果的な設計方法の表現法や獲得・再利用法についての検討を続けるとともに、前年度に試作した回路設計方法の保存・再利用システムと、レイアウト設計方法の保存・再利用システムの改善を図った。また、両者を統合化しレイアウト設計と回路設計を同時に行う手法、すなわち、両者を同時に最適化する手法について検討した。開発した設計方法の保存・再利用システムの応用として、MOSパラメータの抽出システムを開発した。
1.設計方法の表現法、獲得法、再利用化法の検討
前年度までは、設計方法を手続き的な表現法で記述してきた。しかしながら、設計手続きの全てを手続き的に表現する事は、設計者に与える負担が大きい。設計者が採った設計手続きのそれぞれには、設計者は異なった確信度を持っているものと思われる。そこで、設計手続きの中に、「確信度」の情報を記述できるように拡張した。保存した設計手続きの再利用過程が失敗した場合、確信度の低い設計手続きを自動的に修正して設計を続ける事が出来るように工夫した。
2.回路設計方法および、レイアウト設計方法の獲得・再利用システム統合化
前年度では、回路設計とレイアウト設計を独立に扱い、両設計方法の獲得・再利用システムを試作してきた。アナログLSIの設計においては、両者設計段階の間には密接な関係がある。そこで、両者を統合的に取り扱えるようにシステムを拡張した。これにより、レイアウトを考慮した回路設計や、回路特性を考慮したレイアウト設計が可能になった。
3.設計方法の獲得・再利用化システムの応用
試作した設計方法の獲得・再利用化システムは、アナログLSIの回路・レイアウト設計のみならず、LSI設計に関連した種々の問題に適用する事が出来る。今回の研究では、LSIライブラリの特性評価(キャラクタライゼーション)の自動化し、MOSFETのパラメータを自動抽出に設計方法の保存・再利用化システムを適用した。

Research Products

• [Publications] K. Tamaru: "Development of Module Generators from Extracted Design Procedures- Application to Analog Device Generation-" IEICE Trans. Fundamentals. E78-A. 160-168 (1995)
• [Publications] K. Tamaru: "Compaction with Shape Optimization and its Application to Layout Recycling" IEICE Trans. Fundamentals. E78-A. 169-176 (1995)
• [Publications] K. Tamaru: "Model-Adaptable MOSFET Parameter Extraction System for MOSFET Models" IEICE Trans. Fundamentals. E78-A. 569-572 (1995)
• [Publications] 田丸啓吉: "中間モデルを用いたモデル依存性の小さいMOSFETパラメータ抽出手法" 電子情報通信学会論文誌A. J78-A. 1133-1141 (1995)