1993 Fiscal Year Annual Research Report
| Project/Area Number |
05452209
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
梶谷 洋司 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (00016536)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高橋 篤司 東京工業大学, 工学部, 助手 (30236260)
藤吉 邦洋 北陸先端科学技術大学院大学, 情報科学研究科, 助手 (80242569)
|
|---|
| Keywords | 配置配線 / 矩形限定 / FPGA / 組み合せアルゴリズム |
|---|
| Research Abstract |
チップ上のモジュールの配置配線過程における矩形限定(BB)方式のプロトタイプを完成した。最適化目標は、モジュールの配置スペースが規則的に割り当てられ配線資源が決められた位相構造を有するフィールドプログラマブルロジックアレイ(FPGA)を想定して設定した。アルゴリズムの組合せ論的性格を浮き彫りにするためである。
1年にわたる開発過程において、基本原理は変わらないが、バージョンアップを繰り返している。いずれも、我々が提唱を始めている対話型動的(interactive-dynamic)実験結果からの示唆による。これは新しい実験方式で、流布されている例題を用いるのでもなく、またあてどもなくランダムに問題を生成するのでもなく、被検アルゴリズムに反応しその一部性質を汲み取って生成される問題の系列にアルゴリズムを連続的に適用し、結果系列を観測する。
このようにして、我々のアルゴリズムは、従来法に比べ明らかな有意差を持つ、という実験結果を出すことが出来た。
(対話型動的実験方式を支援する理論と知識構築および開発アルゴリズムの規模による発揮できる性能の違い(スケーラビリティ)の考察と、実際のFPGA仕様に対応する細かな工夫とその実装が6年度の主要テーマである。)
内容の公表は、アルゴリズムのBB方式の原理については公表済である。今年度は、配置配線技術を支援する周辺技術の公表が多いが,上記アルゴリズムの最新版については公表を急いでいる。
|
-
[Publications] 藤吉 邦洋、梶谷 洋司: "2端子ネットビア数最小化問題の区間分割に関する動的計画法による解法" 電子情報通信学会論文誌A. No.6. 827-834 (1993)
-
[Publications] 藤吉 邦洋、梶谷 洋司: "多層多端子ネットの位相配線におけるビア数最小化問題について" 情報処理学会研究報告. DA-67. 79-83 (1993)
-
[Publications] 村田 洋、梶谷 洋司: "アナログレイアウトエディタに適した位相配線のデータ構造と修正アルゴリズム" 情報処理学会研究報告. DA-67. 85-92 (1993)
-
[Publications] 藤吉 邦洋、梶谷 洋司、新津 浩: "Design of Optimum Totally-Perfect Connection-Blocks of FPGA" IEEE proc.of ISCAS'94. (1994)
-
[Publications] 中武 繁寿、梶谷 洋司: "配線密度と線長の均一化を指向する配置配線手法-FPGA設計への適用例-" 情報処理学会 DAシンポジウム'93論文集. 133-136 (1993)
