メタヒューリスティクスに基づくVLSIレイアウト設計手法の研究

1993 Fiscal Year Annual Research Report

• Project/Area Number: 05680274
• Research Institution: Hiroshima University
• Principal Investigator: 若林 真一 広島大学, 工学部, 助教授 (50210860)
• Co-Investigator(Kenkyū-buntansha): 小出 哲士 広島大学, 工学部, 助手 (30243596) ; 吉田 典可 広島大学, 工学部, 教授 (60037728)
• Keywords: メタヒューリスティクス / VLSIレイアウト設計 / シミュレーティドアニーリング / 遺伝的アルゴリズム / スタンダードセル / 配置設計 / 配線設計 / チャネル配線

Research Abstract

本研究では,VLSIチップのレイアウト設計に注目し,メタヒューリスティクスに基づくVLSIレイアウト設計手法を開発することを目的として,研究を行った。本年度に得られた主な成果を以下にまとめる。
1.シミュレーティドアニーリングに基づくセル配置アルゴリズムの開発:スタンダードセル方式VLSIレイアウト設計におけるセル配置問題に対し,タイミング制約を考慮したセル配置アルゴリズムを開発した。提案手法はメタヒューリスティクスの代表的な手法の一つであるシミュレーティドアニーリングに基づいており,与えられたタイミング制約を満たし,配線長の短いセル配置を実用的な計算時間で求めることができる。提案手法を計算機上に実現し,従来手法と比較することにより,提案手法の有効性を検証した。
2.遺伝的アルゴリズムに基づくセル配置アルゴリズムの開発:スタンダードセル方式VLSIレイアウト設計におけるセル配置問題に対し,メタヒューリスティクスの代表的な手法の一つである遺伝的アルゴリズムに基づくセル配置手法を開発した。提案手法を計算機上に実現し,実際の回路に基づくベンチマークデータを用いて従来手法と比較することにより,提案手法の有効性を検証した。
3.3層セル上チャネル配線アルゴリズムの開発:セル上配線を許したチャネル配線問題に対し,セル上の配線容量がコラムごとに異なるセルモデルを新たに提案し,このモデルに対する3層セル上チャネル配線アルゴリズムを提案した。提案アルゴリズムにおいては,セル上ビアを許し,ビアを用いた2層配線とビアを用いない平面配線を組み合わせることにより,チャネル密度の減少を図っている。さらに,提案アルゴリズムを計算機上に実現し,有効性を検証した。

Research Products

• [Publications] S.Wakabayashi: "Gate Array Placement Based on Mincut Partitioning with Path Delay Constraints" Proc.International Symposium on Circuits and Systems. 3. 2059-2062 (1993)
• [Publications] 上土井陽子: "ハイパーグラフK分割手法に基づくスタンダードセル配置手法" 情報処理学会第47回(平成5年後期)全国大会講演論文集. 6. 109-110 (1993)
• [Publications] 小出哲士: "セル上でのビアを許したセル上チャネル配線の一手法" 情報処理学会第47回(平成5年後期)全国大会講演論文集. 6. 117-118 (1993)
• [Publications] 楠元寛史: "タイミング制約を考慮した非線形計画手法に基づくスタンダードセル配置手法" 情報処理学会設計自動化研究会研究報告. 70. 25-32 (1994)
• [Publications] 三政義康: "節点集合の移動に基づく最小コストグラフ分割" 電子情報通信学会コンビュテーション研究会技術研究報告. 93. 41-48 (1994)
• [Publications] 上土井陽子: "グラフ最小コスト3分割" 情報処理学会アルゴリズム研究会研究報告. 94. 1-8 (1994)