1994 Fiscal Year Annual Research Report
メタヒューリスティクスに基づくVLSIレイアウト設計手法の研究
| Project/Area Number |
05680274
|
|---|
| Research Institution | HIROSHIMA UNIVERSITY |
|---|
Principal Investigator |
若林 真一 広島大学, 工学部, 助教授 (50210860)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小出 哲士 広島大学, 工学部, 助手 (30243596)
吉田 典可 広島大学, 工学部, 教授 (60037728)
|
|---|
| Keywords | レイアウト設計 / VLSI / フロアプラン設計 / 配置設計 / 配線設計 / チャネル配線 / ヒューリスティックアルゴリズム / 組合せ問題 |
|---|
| Research Abstract |
本研究では,VLSIチップのレイアウト設計に注目し,メタヒューリスティクスに基づくVLSIレイアウト設計手法を開発することを目的として,研究を行った。本年度に得られた主な成果を以下にまとめる。
1.動的クラスタリングに基づくハイパーグラフ分割アルゴリズムの開発:VLSIレイアウト設計における基本的な組合せ問題の一つとして,分割された節点集合間を接続するハイパー枝数が最小となるように与えられたハイパーグラフをk分割するハイパーグラフ分割問題がある。この問題に対し,アルゴリズムの実行中に節点のクラスタリングを動的に変更しながらハイパーグラフを分割するヒューリスティックアルゴリズムを提案し,計算機実験により提案手法の有効性を確認した。
2.トボロジ制約に基づくフロアプランニング手法の開発:VLSIチップのフロアプラン設計に対し,ブロック配置におけるトポロジ制約を動的に変更しながらフロアプラン設計を行うヒューリスティックアルゴリズムを開発し,計算機実験により提案手法の有効性を確認した。
3.タイミング制約を考慮したスタンダードセル概略配線手法の開発:VLSIチップの概略配線設計に対し,与えられたタイミング制約を満たし,チャネル密度を最小化することを目的とした概略配線手法を提案し,計算機実験により提案手法の有効性を確認した。
4.複数チャネルの配線を考慮した3層セル上チャネル配線手法の開発:スタンダードセル方式VLSIチップの詳細配線設計に対し,セル上配線の自由度が大きい新しいセルモデルを提案すると共に,提案セルモデルに対応し,かつ複数チャネルでの配線を考慮したセル上チャネル配線手法を提案し,計算機実験により提案セルモデルと提案チャネル配線手法の有効性を確認した。
|
-
[Publications] 川本 貞行: "ハイパーグラフ分割のための動的クラスタリングに基づくヒューリスティックアルゴリズム" 電子情報通信学会技術研究報告. FTS94-45. 7-12 (1994)
-
[Publications] Tetsushi Koide: "A Floorplanning Method with Topological Constraint Manipulation" Proc.1994 IEEE International Symposium on Circuits and Systems. 1. 165-168 (1994)
-
[Publications] Tetsushi Koide: "A Floorplanning Method with Topological Constraint Manipulation in VLSI Building Block-Layout" IEICE Transactions on Fundamentals of Elactronics,Communications and Computer Sciences. E77-A. 2053-2057 (1994)
-
[Publications] 小出哲士: "セル上配線ネットの選択を同時に行うスタンダードセル方式概略配線アルゴリズム" 電子情報通信学会論文誌A. J77-A. 1708-1718 (1994)
-
[Publications] 鈴木武志: "タイミング制約を考慮したスタンダードセル概略配線手法" 電子情報通信学会技術研究報告. FTS94-49. 31-36 (1994)
-
[Publications] 槌家正博: "複数チャネルの配線を考慮したセルモデルに対する3層セル上チャネル配線手法" 情報処理学会設計自動化研究会研究報告. 73-16. 121-128 (1995)
