滞在時間を最小とする制御向き状態空間ディジタルフィルタ用VLSIプロセッサの構成

1993 Fiscal Year Annual Research Report

• Project/Area Number: 05750387
• Research Institution: Iwate University
• Principal Investigator: 恒川 佳隆 岩手大学, 工学部, 講師 (80163856)
• Keywords: 状態空間ディジタルフィルタ / 分散演算 / 高精度 / VLSIプロセッサ / 滞在時間 / 高速実現

Research Abstract

1.本研究では,まず高精度性を有する状態空間ディジタルフィルタに,処理時間が語長のみに依存する分散演算を適用した場合の以下に示す2つの構成法を提案し,その性能評価を行った.
(1)滞在時間を極力抑えた上で,きわめて高い処理速度を実現する構成法を提案した.このために,状態空間ディジタルフィルタの高速実現法であるブロック状態実現を適用し,新たに2次元のSIMD形のマルチプロセッサ構成を提案した.そして,この高精度性に着目することによって,高次に対しても従来得ることができなかった高速実現(サンプリング周波数100MHz以上)が可能となった.
(2)ハードウェア量を大幅に低減した上で滞在時間を最小とする構成法は提案した.ここでは状態空間ディジタルフィルタを,従来までの1入力1出力のディジタルフィルタではなく,カルマンフィルタ,オブザーバ,レジュレータなどを含む多入力多出力としての広義のディジタルフィルタとして扱った.そこで,プロセッサを1次元のSIMDアレイ構成とし,処理要素の構成として新たに関数用メモリを多重化してパイプライン処理を行うメモリ多重化パイプライン法を提案した.これを用いることによって,フィルタの次数および入出力数に全く依存することなく高速でしかも滞在時間が最小となる構成が可能となった.
2.それぞれの構成法に対して動作確認および回路的検討を行うために,コンピュータ上でシミュレーション解析を行った.そのことによって,オーバフロー対策回路の検討および演算誤差の影響等について検討を行った。
3.実際に個別ICを用いて1入力1出力4次のSSDFを試作し,その性能評価を行った.そして,本実現法の有効性を明らかにした.

Research Products

• [Publications] Yoshitake Tsunekawa: "A High-Performance Multiprocessor Implementation for Block-State Realization of Digital Filters" Proceedings of JTC-CSCC'93. JTC93-41. 730-735 (1993)
• [Publications] Yoshitake Tsunekawa: "High-Performance Multiprocessor Implementation for Block-State Realization of Digital Filters" IEICE Transactions. (1994年6月号掲載予定).
• [Publications] 恒川 佳隆: "分散演算を用いた制御向き状態空間ディジタルフィルタの高性能VLSIアーキテクチャ" 電子情報通信学会技術研究報告. (1994年3月15日発表予定).