2005 Fiscal Year Annual Research Report
高密度3次元実装技術による超高速電子システム構築手法の研究
| Project/Area Number |
05F05617
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
青柳 昌宏 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 研究グループ長
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
PAK JunSo 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 外国人特別研究員
|
|---|
| Keywords | 3次元積層パッケージ / インターポーザ / ストリップライン構造 / 電磁界解析シミュレータ / Momentum法 |
|---|
| Research Abstract |
コンピュータ等に使用されるCPUのLSIチップはムーアの法則に従って集積度が増大し、その動作周波数はGHzレンジに達している。しかし、その動作周波数に対するコンピュータ等電子機器の体感スピードの増加は徐々に少なくなってきている。これはLSI動作速度の増大に対して、LSIチップ間の接続やLSIパッケージなどのシステム全体の動作周波数が100MHz程度であることから、その動作速度の向上が著しく遅れているためである。その動作速度の向上を妨げる原因として、LSIチップ間接続およびLSIパッケージの配線長や配線遅延の増加や、高周波伝送による損失が原因となっている。そこで本研究では、システム速度向上のために、配線長の縮小のためのミクロンサイズの配線構造を、配線遅延の減少のための低誘電率な絶縁膜材料を、高周波伝送による損失低減のための伝送配線構造を用いたLSIチップ間接続及びLSIパッケージ用接続基板(インターポーザ)を用いて、LSIチップを3次元的に密に積層接続し、非常に短い距離でチップ間を電気接続することで、従来に比べて高速・高周波で動作可能な超高速電子システム技術の開発を行った。はじめに、このインターポーザの設計において、10Gbpsの超高速デジタル信号伝送のための配線構造設計手法の確立を目指し、従来の配線構造とは異なるミクロンサイズの分布定数線路構造を、電磁界解析シミュレータを用いて設計を行った。この設計には電磁界解析手法のひとつである、Momentum法を用いた電磁界解析シミュレータを用いて、10Gbpsの伝送を可能とするミクロンサイズの微細配線構造の最適化を行い、配線金属材料、および層間絶縁膜の材料パラメータを考慮することで、ストリップライン構造をもつインターポーザの構造設計を行った。この設計を用いて、CADソフトにより超高速信号伝送可能なストリップライン構造をもつインターポーザをフォトマスク上に設計した。
|
Research Products
(1 results)
