プロセッサ・メモリ融合ユニット高密度分散配置型新アーキテクチャマイクロプロセッサ

1994 Fiscal Year Annual Research Report

• Project/Area Number: 06452209
• Research Institution: Tohoku University
• Principal Investigator: 小谷 光司 東北大学, 工学部, 助手 (20250699)
• Co-Investigator(Kenkyū-buntansha): 柴田 直 東北大学, 工学部, 助教授 (00187402) ; 大見 忠弘 東北大学, 工学部, 教授 (20016463)
• Keywords: プロセッサ・メモリ融合 / ニューロンMOS

Research Abstract

平成6年度は,主にプロセッサ・メモリ融合ユニット単体の開発を行った。ニューロンMOSトランジスタのフローティングゲートにクロック制御スイッチを付加して構成する基本演算部に関しては,スイッチの付加により素子の閾値ばらつき等がキャンセルされ演算精度が向上することを確認した。さらに,このとき演算精度を制限するのがスイッチの制御信号に付随するクロックフィールドスルーであることをシミュレーション等により明らかにした。なお,クロック制御スイッチを設けたニューロンMOS基本論理演算回路に関しては,東北大学スーパークリーンルーム棟における2層ポリシリコン標準CMOSプロセスを用いたテストチップの試作や,ブレッドボードテスト回路により,XOR論理回路,実時間ルール可変データマッチング回路等を実現し,測定・解析を通して基本動作を確認した。基本論理演算回路で必須のメモリ機能に関しては,従来のラッチ回路をそのままニューロンMOS演算部に付加する形式と,ニューロンMOS演算部自身がラッチ機能を持った新しい形式の2通りについて検討を行った。後者の新形式は,制御が若干複雑になる反面,演算・記憶機能とも定常的な電力消費を全く必要としないため,回路の消費電力を激減できることをシュミレーションにより確認しており,本研究の新アーキテクチャマイクロプロセッサチップ中で高密度に分散配置されるプロセッサ・メモリ融合ユニットの基本回路形式として非常に有望であることを明らかにしている。

Research Products

• [Publications] Koji Kotani,et al.: "Clocked-Neuron-MOS Logic Circuits Employing Auto-Threshold-Adjustment" ISSCC Digest of Technical Papers. 320-321 (1995)
• [Publications] Tadashi Shibata,et al.: "Implimenting Intelligence on Silicon Using Neuron-Like Functional MOS Transistors" Advances in Neural Information Processing System. 6. 919-926 (1994)
• [Publications] Tadahiro Ohmi: "Trends for Future Silicon Technology" Japanese Journal of Applied Physics. 33. 6747-6755 (1994)