1996 Fiscal Year Annual Research Report
欠陥の少ない強誘電体とシリコンの界面の構成方法とこれを用いたメモリデバイスの研究
| Project/Area Number |
06452235
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
垂井 康夫 早稲田大学, 理工学研究科, 教授 (10143629)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
黒岩 紘一 東京農工大学, 工学部, 教授 (20170102)
|
|---|
| Keywords | 強誘電体 / メモリ / チタン酸鉛 / セリア / YSZ / ヘテロエピタキシ- / スケーリング則 / SBT |
|---|
| Research Abstract |
デバイス微細化のスケーリング則にのる強誘電体メモリとして、強誘電体をゲートとして強誘電体の分極によって半導体の表面電荷を制御するデバイスの開発を進めている。このデバイスを実現するためには(1)強誘電体と半導体の界面において電荷注入を防ぐこと。(2)界面において材料の混合を防ぐこと。(3)界面における界面準位やトラップが少ないことなどが必要と考えられる。これらの条件を充たすために、最初の試みとして、半導体と強誘電体の間にバッファー材料を入れ、材料の混合を防ぐと共に、シリコンの結晶性を強誘電体に伝えてヘテロエピタキシャルに近くなるような絶縁物材料を挿入することとし、バッファー材料としてCeO_2を、強誘電体としてPTO(PbTiO_3)を用いて研究をスタートしたが、さらに完全なる構造に近づけるために研究を進めSiとの間でより完全なエピタキシャル成長が知られているYSZをバッファ層として用いたところ、よりよい結晶性が得られたが、YSZ中の欠陥によると見られる不安定性が見られた。そこでYttria安定化の代わりにCe安定化ZrO_2を作成したところ、Ce-ZrO_2上に成膜したPTOは高配向成長を示し、YSZにおけるような不安定性は見られなかった。現在総合的にこれらの材料を評価し、進むべき道を検討中である。
以上と全く異なる強誘電体材料として最近、分極反転による劣化の少ないSrBi_2Ta_2O_3(略SBT)等が報告された。われわれは今まで積み上げてきたCeO_2/Si構造を製作し、C-V曲線を評価した。その結果安定なメモリヒステリシスを得ることが出来たが、界面準位が多く、800℃と云う処理温度による材料の混合が考えられ、現在低温化をはかり、良好なる結果を得つつある。
|
-
[Publications] K.Nagashima: "Characteristics of Metal/Ferroelectric/Insulator/Semiconductor Structure Using SrBi_2TaO_9 as the Ferroelectric Material" Jpn.J.Appl.Phys.35,12B. L1680-L1682 (1996)
-
[Publications] Y.Tarui: "Application of the Ferroelectric Materials to ULSI Memories" Appl.Surface Sci.4088. (1996)
-
[Publications] T.Hirai: "Crystal and Electrical Characterizations of Epitaxial Ce_xZr_<1-x> O_2 Buffer Layer for the Metal/Ferroelectric/Insulator/Semiconductor Field Effect Transistor" Jpn.J.Appl.Phys.35,9B. 5250-5153 (1996)
-
[Publications] T.Hirai: "Crystal and Electrical Characterizations of Oriented Yttria-Stabilized Zirconia Buffer Layer for the Metal/Ferroelectric/Insulator/Semiconductor Field-Effect Transistor" Jpn.J.Appl.Phys.35,7. 4016-4020 (1996)
