1995 Fiscal Year Annual Research Report
高位合成システムを用いた新しいアーキテクチャのVLSI化に関する研究-多重スレッドプロセッサの設計
| Project/Area Number |
06452247
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
白川 功 大阪大学, 工学部, 教授 (10029100)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
尾上 孝雄 大阪大学, 工学部, 助手 (60252590)
重弘 裕二 大阪大学, 情報処理教育センター, 助手 (40243175)
石浦 菜岐佐 大阪大学, 工学部, 助教授 (60193265)
|
|---|
| Keywords | 画像生成 / 高速合成 / プロセッサ / マルチスレッド |
|---|
| Research Abstract |
平成6年度に得られた設計結果をもとに画像生成システムを構築し,アーキテクチャの評価ならびに性能の向上を行なった.
1.高品位画像生成システムの構築
多重スレッドプロセッサを中核とした高品位画像生成システムを構築した.
2.プロセッサアーキテクチャの評価
画像生成システムによるシミュレーションを通じて,多重スレッドプロセッサのアーキテクチャに関する性能評価を行なった.また,形式的検証法を実際に適用することにより,プロセッサのあらゆる可能な動作において問題が生じないことを確認した.
3.画像生成システムの最適化
マルチメディア情報圧縮符号標準である,MPEG2に対応させるため,MPEG2用の演算器を機能ユニットとして採り入れた.また,浮動小数点除算のノンブロッキングによる高速化を施した.
|
-
[Publications] T.MASAKI et.al.: "Specific functional macrocells for MPEG2 single-chip HDTV clecoder" Proceedings of 1995 Joint Technical Conference on Circuits/Systems,Computers and Communications. 1. 499-502 (1995)
-
[Publications] K.OKADA et.al.: "A design of high-performance multiplier for digital video transmission" Proceedings of Asia and South Pacific Design Automation conf.1. 429-434 (1995)
-
[Publications] T.MASAKI et.al.: "VLSI implementation of inverse discrete cosine transformer and motion compensator for MPEG2 HDTV video decoding" IEEE Trans.Circuits and Systems for Video Technology. 5-5. 387-395 (1995)
-
[Publications] T.ONOYE et.al.: "HDTV level MPEG2 video decorder VLSI" Proceedings of International Conference on Microelectronics and VLSI. 1. 468-471 (1995)
-
[Publications] K.KIMURA et.al.: "Microarchitecture of Multithread Processor for Computer Graphics" Proceedings of International Conference on Neural Networks and Signal Processing. 2. 1586-1589 (1995)
