超高並列演算システムと次世代多値集積化に関する研究

1995 Fiscal Year Annual Research Report

• Project/Area Number: 06452386
• Research Institution: Tohoku University
• Principal Investigator: 亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
• Co-Investigator(Kenkyū-buntansha): 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Keywords: 超高並列演算システム / 多値集積回路 / 線形演算回路 / 多値冗長符号 / 知能集積システム

Research Abstract

超高並列多値演算システムを構成するアルゴリズムを確立し、それを大規模問題にも適用できるよう拡張し、実用的回路への適用の検討を行なった。本アルゴリズムの特徴は、入力変数に対する依存度を減少させる多値符号化方法を、行列の性質を用いて系統的に議論可能な「線形回路」で提案しているという点である。
以下に主な成果を列挙する。
符号割当アルゴリズムの効率化
前年度までに確立した全ての演算仕様を線形の演算回路で実現するアルゴリズムでは、設計に膨大な時間を要することが明らかになったため、設計仕様を任意の2つの入力を入れ換えても結果が同一であるという意味の対称な仕様に限定することにより、設計アルゴリズムの効率化をはかった。乗算器や加算器といった多くの実用的演算仕様が対称であることから、この範囲の限定は実用的観点から問題はないと考えている。
実用的回路への適用
上記アルゴリズムに基づき、これまで適用範囲が狭いと考えられていた線形回路で多くの仕様をカバーできることが、例題を通して明らかになった。しかしながら、本提案のシンボルの多重化では、必ずしも仕様を線形化できない場合があるので、今後、線形演算回路の設計の系統性を生かしつつ、非線形の要素も取り入れ、適用範囲のさらなる広大を行なう予定である。
FPGA試作の評価
上記設計仕様に対して高並列演算回路の設計を行ない、FPGA(フィールドブログラマブルゲートアレー)にて試作を行なった。これらの演算システムの直列ゲート段数、総ゲート数、演算遅れ時間などの総合的評価により、既存の2値集積回路上でも上述の超高並列演算システムを実現する意義が十分あることが実証できた。

Research Products

• [Publications] M.Ryu: "Design of a Highly Parallel Multiple-Valued Linear Digital System for k-Ary Operations Based on Extended Representation Matrices" IEEE Proceedings 25th International Symposium on Multiple-Valued Logic. 20-25 (1995)
• [Publications] M.Nakajima: "Design of Highly Parallel Circuits Using EXOR Gates for Symmetrical Logic Operations" Proceedings IFIP WG 10.5 Workshop on Applications of the Reed-Muller Expansion in Circuit Design. 308-313 (1995)
• [Publications] 中島雅美: "線形性に基づく高並列対称演算回路の統一的設計" 1995年電子情報通信学会ソサイエティ大会. C-472. 194-194 (1995)
• [Publications] M.Nakajima: "Design of Highly Parallel Linear Digital Circuits Based on a Symbol-Level Redundancy" IEEE Proceedings 26th International Symposium on Multiple-Valued Logic. (1996)
• [Publications] 中島雅美: "線形性に基づく対称多項演算回路の高並列化" 1996年電子情報通信学会総合大会. (1996)