超高並列演算システムと次世代多値集積化に関する研究

1996 Fiscal Year Annual Research Report

• Project/Area Number: 06452386
• Research Institution: Tohoku University, Graduate School of Information Sciences
• Principal Investigator: 亀山 充隆 東北大学, 大学院情報科学研究科, 教授 (70124568)
• Co-Investigator(Kenkyū-buntansha): 羽生 貴弘 東北大学, 大学院・情報科学研究科, 助教授 (40192702)
• Keywords: 超高並列演算システム / 多値集積回路 / 線形演算回路 / 多値冗長符号 / リ-ドマラ-展開 / 知能集積システム

Research Abstract

超高並列多値演算システムを構成するため、線形演算回路の高並列化の方法を拡張し、全ての仕様を高並列演算回路で実現できるリ-ドマラ-展開に基づく設計法を提案し、プロセッサ全体を高並列化する方法の検討を行った。本提案の設計法は、入力変数に対する依存度を減少させる多値符号化方法を、行列の性質を用いて代数的に議論しているため、大規模問題に対して適用した場合に、その有用性が顕著となる。
以下に主な成果を列挙する。
1.リ-ドマラ-展開に基づく高並列演算回路の設計法の確立 前年度までに線形演算回路の設計法を提案してきたが、必ずしも仕様を線形化できない場合があった。この問題の解決のため、すべての仕様を表現可能なリ-ドマラ-展開に基づく演算回路について、線形演算回路の高並列化の方法を拡張し、系統的な高並列化の方法を確立した。
高並列演算プロセッサの構成法の確立 前年度までに提案した極めて高並列な演算回路で実現可能である線形演算回路と、今年度提案している全ての仕様に対して設計可能であるリ-ドマラ-展開に基づく演算回路の設計法を融合した高並列演算プロセッサの構成法を確立した。この方法は、線形演算回路で実現できる部分は極めて高い並列性を有する演算回路で構成し、それ以外の部分はリ-ドマラ-展開に基づく高並列演算回路で構成するものである。
3.FPGA試作の評価 上記設計法に基づき、高並列演算プロセッサの設計を行い、FPGA(フィールドプログラマブルゲートアレー)にて試作を行った。これらの演算システムの直列ゲート段数、総ゲート数、演算遅れ時間などの総合的評価により、既存の2値集積回路上でも上述の超高並列演算システムを実現する意義が十分あることが実証できた。

Research Products

• [Publications] M. Nakajima: "Design of Highly Parallel Linear Digital Circuits Based on Symbol-Level Redundancy" IEEE Proceeding 26th International Symposium on Multiple-Valued Logic. 104-109 (1996)
• [Publications] 中島雅美: "2次形式リ-ドマラ-展開に基づく高並列演算回路の設計" 1996年電子情報通信学会ソサイエティ大会. A. A-51 (1996)
• [Publications] 中島雅美: "シンボルレベル冗長性に基づく高並列演算回路の系統的設計" 電子情報通信学会誌. (掲載予定).