1994 Fiscal Year Annual Research Report

超高速光バスを有するモンテカルロ解析専用並列処理システムの試作

Research Project

Project/Area Number	06555103
Research Institution	Tohoku University
Principal Investigator	小柳光正東北大学, 工学部, 教授 (60205531)
Co-Investigator(Kenkyū-buntansha)	塚本頴彦三菱重工, 広島研究所, 次長宮川宣明富士ゼロックス, 電子技術研究所, 主幹研究員相原玲二広島大学, 情報処理センター, 助教授 (50184023)
Keywords	光インターコネクション / 並列処理システム / バスボトルネック / モンテカルロ解析 / デバイスシミュレーション / 極微細半導体素子 / 大規模集積回路 / 多層実装
Research Abstract	モンテカルロ解析専用の新しい並列処理システムの基本設計を行い、計算機シミュレーションにより性能予測を行った。また、この並列処理システムで稼働させる並列処理専用モンテカルロ解析プログラムの開発も行った。開発したプログラムを用いて実際に極微細半導体素子特性の簡単な解析を行った結果、必要とされるシミュレーション精度(誤差5%以下)を達成するためには、取り扱う粒子数を100万個以上、空間分割数を1万メッシュ以上、また時間ステップは10^<-15>秒以下で5千ステップ以上必要であることがわかった。このような計算を従来の高速シングルプロセッサを使って行うと、基本的な電流-電圧特性を得るのに1年以上かかるが、リングバスアーキテクチャをもつ並列処理システム(100台並列接続)を用いると計算時間が約1/(20)に短縮できることがわかった。しかし、並列化による性能改善効果が当初予測していたものより低かったことから、その原因を詳細に調べた結果、素子内部の電界を計算するポアソン方程式の解析に予想以上の時間がかかっていたこと、また、性能予測に用いたバスのデータ転送速度がボトルネックとなっていることが明らかになった。そこで、ポアソン方程式も並列化し、バスに高速の光インターコネクションを採用して再度性能予測を行った結果、時間を1/(100)以上短縮できるとの予測結果を得た。このような光インターコネクションをもつ並列処理システムの実現に必要な多層実装技術の基礎検討も行った。光インターコネクションを形成するためにはシリコン集積回路チップ上に発光・受光素子を搭載するとともに、これらを多層に積層する必要があるため、これらを可能とする多層実装アライナーの基本設計を行った。このアライナーを用いた多層実装プロセスを提案し、このプロセスに基づいて試作するテストチップの設計も行った。

Research Products

(7 results)

All Other

All Publications (7 results)

[Publications] T.Nagata,M.Koyanagi他8人: "Single Chip Integration of LED.Waveguide and Micromirrors" Extended Abstracts of the 1994 Intern.Conf.on Solid State Devices and Materials. 90-92 (1994)
[Publications] K.Miyake,M.Koyanagi他7人: "Fabrication and Evaluation of Three-Dimensional Optically-Coupled Common Memory" Extended Abstracts of the 1994 Intern.Conf.on Solid State Devices and Materials. 965-966 (1994)
[Publications] M.Koyanagi他3人: "New Parallel Processor System with Optical Interconnection Specific for Monte Carlo Analysis" Proc.SPIE Intern.Symp.on Optoelectronic,Microelectronic and Laser Technologies(Photonics West'95). 2400-23 (1995)
[Publications] M.Koyanagi: "Novel LSI Memories with Optical Interconnections(Invited)" 41st National Symp.of American Vacuum Society. (1994)
[Publications] M.Koyanagi他5人: "Test Chip Fabrication of 3D Optically Coupled Common Memory for Parallel Processing System(Invited)" Proc.SPIE Intern.Symp.on Optoelectronic,Microelectronic and Laser Technologies(Photonics West'95). 2400-02 (1995)
[Publications] 吉田、小柳他5人: "モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム" 電子情報通信学会集積回路研究会技術研究報告. ICD94-09. 25-32 (1994)
[Publications] 小柳: "超LSI技術、(18)デバイスとプロセスその8" 工業調査会, 3-26 (1994)

1994 Fiscal Year Annual Research Report

超高速光バスを有するモンテカルロ解析専用並列処理システムの試作

Principal Investigator

小柳 光正 東北大学, 工学部, 教授 (60205531)

Research Products

[Publications] T.Nagata,M.Koyanagi他8人: "Single Chip Integration of LED.Waveguide and Micromirrors" Extended Abstracts of the 1994 Intern.Conf.on Solid State Devices and Materials. 90-92 (1994)

[Publications] K.Miyake,M.Koyanagi他7人: "Fabrication and Evaluation of Three-Dimensional Optically-Coupled Common Memory" Extended Abstracts of the 1994 Intern.Conf.on Solid State Devices and Materials. 965-966 (1994)

[Publications] M.Koyanagi他3人: "New Parallel Processor System with Optical Interconnection Specific for Monte Carlo Analysis" Proc.SPIE Intern.Symp.on Optoelectronic,Microelectronic and Laser Technologies(Photonics West'95). 2400-23 (1995)

[Publications] M.Koyanagi: "Novel LSI Memories with Optical Interconnections(Invited)" 41st National Symp.of American Vacuum Society. (1994)

[Publications] M.Koyanagi他5人: "Test Chip Fabrication of 3D Optically Coupled Common Memory for Parallel Processing System(Invited)" Proc.SPIE Intern.Symp.on Optoelectronic,Microelectronic and Laser Technologies(Photonics West'95). 2400-02 (1995)

[Publications] 吉田、小柳他5人: "モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム" 電子情報通信学会集積回路研究会技術研究報告. ICD94-09. 25-32 (1994)

[Publications] 小柳: "超LSI技術、(18)デバイスとプロセスその8" 工業調査会, 3-26 (1994)

小柳光正東北大学, 工学部, 教授 (60205531)