1994 Fiscal Year Annual Research Report
階段形特性MOSFETを用いた多値フリップフロップ用Bi-cMOS TEGの製作
| Project/Area Number |
06555104
|
|---|
| Research Institution | Miyagi National College of Technology |
|---|
Principal Investigator |
唐澤 信司 宮城工業高等専門学校, 電気工学科, 教授 (10042243)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大森 純一 日本電気アイシーマイコンシステム(株)システムマイクロ第一技術部, 技術課長
|
|---|
| Keywords | n-MOS FET / 階段形電圧電流特性 / MOSデバイス / 多値論理 / しきい値 |
|---|
| Research Abstract |
平成6年6月までnチャンネルの段階形特性MOSデバイスを含む反転量子化回路製造に関する調査検討をしながら回路設計、マスク設計およびプロセス設計、マスクデータの作成を行い、7月に11枚1組のフォトマスクを電子ビーム露光装置によって製作した。
8月1日より東北大学電気通信研究所をスーパークリーンルームにおいて7枚プロセスで階段形MOSデバイスのみを製作する実験を開始した。9月下旬に製造プロセス上の問題が発生し、10月上旬にポリシリコンゲートをウエットエッチングからドライエッチングに切り替えることによってこの問題は解決した。その後、イオン注入装置の不純物ガスの供給が遅れたが11月下旬には製造プロセスを再開し、平成7年1月28日に第一回の製造工程の全てを終了した。
試作したnチャンネル階段形特性MOSデバイスは殆どの素子が完全に動作した。pチャンネル階段形特性MOSデバイスと比較すると試作素子は使用する状態の電圧電流の極性が反対であるが、特性曲線群は相似であった。試作素子は基板にマイナスのバイアス電圧を加えることにより、電流の立ち上がる電圧が大きくシフトし、かつ階段状の特性曲線をシャープにすることができる。
これらの結果は階段形特性MOSデバイスの実用化を大きく促進する成果であり、近々にこれらの結果をまとめて報告するとともにこれらの成果を踏まえて、次年度の研究を開始する予定である。
|
