1995 Fiscal Year Annual Research Report
| Project/Area Number |
06555112
|
|---|
| Research Institution | TOHOKU UNIVERSITY |
|---|
Principal Investigator |
中島 康治 東北大学, 電気通信研究所, 教授 (60125622)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山下 努 東北大学, 電気通信研究所, 教授 (30006259)
澤多 康次 東北大学, 電気通信研究所, 教授 (80028133)
|
|---|
| Keywords | フラクソン / ニューロ / 超伝導 / 集積回路 / 可変シナプス / A / Dコンバータ / 時速量子 / SQUID |
|---|
| Research Abstract |
前年度までに開発した超伝導ニューロン素子と超伝導シナプス素子を組合せて、最適値問題の最もシンプルな形の1つである3ビット・アナログ・ディジタル変換器を設計し、ニオブ系のジョセフソン接合技術により集積回路のチップを製作した。その測定により、ほぼ完全な回路動作を確認し、Appl.Phys.Lett.誌、IEEE Trans.Appl.Superconduct.誌に発表した。
さらにシナプス部に記憶機能を持たせるデバイスの可能性を探り、ニューロン素子と固定シナプスとの組合せによるフリップ・フロップ回路の構成を設計した。その動作シミュレーションを行った結果、50GHzの高速動作が可能であることが確認され、これを電子情報通信学会英文論文誌に発表した。さらにニオブ系のジョセフソン接合技術により集積チップを製作し、その測定により回路動作を確認した。この測定結果については、各種国際会議においてその報告を行うと同時に,IEEE Trans.Appl.Superconduct.誌に投稿中である。
これに並行し制御回路系のための単一接地型位相モードロジック回路の集積回路を製作しその動作を実測により確認した。動作を確認した回路は、万能演算子であるINHIBITゲート、2値カウンター回路、および加算回路である。基本ゲートの動作解析と実験結果についてはIEEE Trans.Appl.Superconduct.誌に発表し、カウンター回路等の実験結果については電子情報通信学会英文論文誌に投稿中である。
|
-
[Publications] Y.Mizugaki et.al: "Implementation of superconducting synapse into a neuro-based analog-to-digital converter" Appl.Phys.Lett.65. 1712-1713 (1994)
-
[Publications] S.Sato et.al: " LSI Neural Chip of Pulse-Output Network with Programmable Synapse" IEICE Trans.Electron.E78-C. 94-100 (1995)
-
[Publications] K.Nakajima et.al: "Hardware Implementation of New Analog Memory for Neural Networks" IEICE Trans.Electron.E78-C. 101-105 (1995)
-
[Publications] Y.Mizugaki et.al: "Neuro-Base Josephson Flip-Flop" IEICE Trans.Electron.E78-C. 531-534 (1995)
-
[Publications] Y.Mizugaki et.al: "Superconducting Neural Circuits Using SQUIDs" IEEE Trans.Appl.Superconduct.5. 3168-3171 (1995)
-
[Publications] T.Onomi et.al: "Extended Phase-Mode Logic-Circuits with Resistive Ground Contact" IEEE Trans.Appl.Superconduct.5. 3464-3471 (1995)
