1994 Fiscal Year Annual Research Report
大規模倫理回路のテスト生成のための並列処理に関する研究
Project/Area Number |
06680322
|
Research Institution | Nara Institute of Science and Technology |
Principal Investigator |
藤原 秀雄 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (70029346)
|
Co-Investigator(Kenkyū-buntansha) |
井上 智生 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (40252829)
|
Keywords | 大規模論理回路 / テスト生成 / 並列処理 / マルチプロセッサシステム / 故障並列法 / 性能解析 |
Research Abstract |
今日の大規模集積化された論理回路に対するテスト生成処理の高速化は重要な課題である。マルチプロセッサシステムによるテスト生成の並列処理は高速化の一手法として注目されている。本研究では、組合せ論理回路モデルを対象に、テスト生成のための並列処理方式の検討を行った。 既存のテスト生成アルゴリズムをマルチプロセッサに適用するときどのような並列処理方式が考えられるか、新しい方式の考案を含めて整理した。これまで考えられているのは、故障並列、方策並列、探索並列、回路並列、などがある。この中で現在最も有効と考えられる故障並列の方式を中心に、並列処理モデルを提案し、理論的解析のための基礎理論の構築を行った。具体的には、通信方式の異なる2つの故障並列処理方式(ベクトルブロードキャスト、故障ブロードキャスト)を示し、生成されるテストベクトル数を定式化し、スト生成、故障シュミレーション、プロセッサ間の通信に要する費用およびスピードアップ率を理論的に解析した。 当初に計画した研究目的、研究計画・方法に対しては予定通り達成されており、モデルの設定、理論的解析については一部を除いてほぼ完了している。あと残された問題としては、この理論的解析に基づく、新しいテスト生成並列処理方式を考案し、理論的解析結果やモデルの正当性を、実際の環境で実証することがある。これについては、この後、引き続いて、提案したモデルにもとづくテスト生成並列処理システムを構築し、ベンチマーク回路を用いて実験を行う予定である。
|
Research Products
(4 results)
-
[Publications] 井上智生,米澤友紀,藤原秀雄: "Optimal granularity of parallel test generation on hte Client-Agent-Server model" 情報処理学会論文誌. Vol.35 No.8. 1614-1623 (1994)
-
[Publications] 井上智生,藤井高晴,藤原秀雄: "On the performance analysis of parallel processing for test generation" Proceedings of the Third IEEE Asian Test Symposium. 69-74 (1994)
-
[Publications] 井上智生,藤原秀雄: "Optimal granularity and scheme of parallel test generation in a distributed system" IEEE Transacitions on Parallel and Distributed Systems. (掲載決定).
-
[Publications] 井上智生,前田裕紀,藤原秀雄: "A scheduling problem in test generation" Proceedings of the IEEE VLSI Test Symposium. (発表予定). (1995)