大規模科学技術計算に適したプロセッサの処理方式に関する研究

1994 Fiscal Year Annual Research Report

• Project/Area Number: 06780228
• Research Institution: University of Tsukuba
• Principal Investigator: 中村 宏 筑波大学, 電子・情報工学系, 助教授 (20212102)
• Keywords: 擬似ベクトルプロセッサ / インターリーブメモリ / 科学技術計算 / スライドウィンドレジスタ / 命令パイプライン制御

Research Abstract

申請者が提案している処理方式″スライドウィンドウ方式に基づく擬似ベクトルフセッサ″の有効性を定量的に検討すべく,以下の手順で評価を行なった.まず,処理方式の詳細なモデル化を行なった.具体的には,実装するレジスタ数を128,プロセッサ内での命令実行並列度を2とした.大規模科学技術計算では,主記憶の能力がプロセッサの処理能力に大きな影響を与えるため,主記憶のモデルとして以下の2つを用意した.即ち,理想的な場合の典型として完全にパイプライン化されている主記憶,及び実現的な場合の典型として16ウェイのインターリ-プ方式バンクメモリで構成される主記憶である.次に,この詳細なモデルを命令パイプライン制御レベルで忠実シミュレーションするシミュレータを開発した.このシミュレータはC言語を用いて実装されており,約1万行からなる.本シミュレータの処理速度は,実際のハードウェアと比較すると約1/1000であり,シミュレータとしては比較的高速である.その後,このシミュレータを用いて,Livermore Fortran Kernelsをベンチマークとして評価をおこなった.評価結果より以下の点がわかった.
1.提案する処理方式は,これまで提案されていたキャッシュへのプリフェッチ方式よりも数倍高速である.
2.主記憶が理想的な場合と現実的な場合を比較した場合,性能は殆ど同じである.このことは,提案する処理方式が,現実的な設計の下でも,高い能力を達成可能であることを意味する.
以上のことから,現実的な設計の下でも,提案する処理方式が大規模科学技術計算に適していることが明らかになった.提案する処理方式を実際にVLSI集積実装する際のコストの見積り,提案する処理方式を詳細にモデル化する際の他の選択肢とその場合の性能評価,の2点は今後の課題である.

Research Products

• [Publications] 中村 宏: "超並列計算機CP-PACSのプロセッサアーキテクチャ" 並列処理シンポジウムJSPP′94予稿集. 405-408 (1994)
• [Publications] H.Nakamura: "Pscudo Vector Processor for High-speed List Vector Computation with Hiding Memory Access Latency" Proc.of THECON′94(IEEE). 338-342 (1994)
• [Publications] 広野 哲: "擬似ベクトルプロセッサPVP-SWのシミュレーション評価" 情報処理学会第49回全国大会. 6-135-6-136 (1994)
• [Publications] T.Morimoto: "Superscar Processor Design with Hardware Description Language AIDL" Proc.of 2nd APCHDL. 51-58 (1994)
• [Publications] 広野 哲: "マルチバンクメモリ上における擬似ベクトルプロセッサPVP-SWの性能評価" 情報処理学会研究報告. (発表予定). (1995)