1995 Fiscal Year Annual Research Report
| Project/Area Number |
07248102
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院・情報科学研究所, 教授 (70124568)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
樋口 龍雄 東北大学, 大学院・情報科学研究科, 教授 (20005317)
当麻 喜弘 東京電機大学, 理工学部, 教授 (50016317)
寺田 浩詔 大阪大学, 工学部, 教授 (80028985)
田丸 啓吉 京都大学, 大学院・工学研究科, 教授 (10127102)
安浦 寛人 九州大学, 大学院・総合理工学研究科, 教授 (80135540)
|
|---|
| Keywords | 実世界応用知能集積システム / 並列構造VLSIプロセッサ / 多値集積回路 / 並列乗算器 / 機能メモリ / 多次元流れ型超並列処理 / 超多値光コンピューティング / フォールトトレラントニューラルネットワーク |
|---|
| Research Abstract |
以下のような観点から、種々の新しい極限集積アーキテクチャを考察した。これらを通じて得られたデバイスへの要求をとりまとめた。
(a)リアルワールド応用知能集積システム用VLSIプロセッサの設計 演算遅れが最小となる並列構造プロセッサの構成理論を考案し、衝突チェックVLSIプロセッサやロボット制御プロセッサなどへの応用も検討した。
(b)高性能多値集積システム 従来の性能をはるかに越えるソース結合形多値集積回路、多値CAM、超多値光コンピューティング演算回路などの設計・試作を行なった。
(c)新機能デバイスによる高性能演算回路の設計 νMOSトランジスタなどの多機能デバイスに基づき設計された乗算回路などの総合的評価を行ない、このような機能デバイスをモデルにした柔らかい論理回路網の統一的設計を検討した。
(d)機能メモリ型並列プロセッサ 数語のメモリと算術演算機能が融合した機能メモリを基本ブロックとした超並列アーキテクチャによるシステム構成を考察した。
(e)多次元流れ型超並列処理アーキテクチャ 局所的自律制御方式に基づく流れ型並列処理をさらに発展させ、環状の自己タイミング型パイプライン間の相互作用を任意に制御する、触媒リングの考え方を導入した自律分散系の定式化を行なった。
(f)フォールトレラントニューラルネットワーク 冗長性を軽減したニューラルネットワークのフォールトトレラント設計を考案した。
(g)非アルゴリズム知能処理 一般化されたニューロコンピューティングに基づく知能処理の新しい計算パラダイムを提案した。
|
-
[Publications] 張山昌論: "読出し専用型連想メモリに基づく高安全自動車用衝突チェックVLSIプロセッサの構成" 信学技報. ICD95-164. 87-94 (1995)
-
[Publications] 佐々木正行: "演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計" 信学技報. ICD95-151. 37-44 (1995)
-
[Publications] X.Deng: "Multiple-Valued Logic Network Using Quantum-Device-Oriented Superpass Gates and its Minimisation" IEE Proceedings-Circuits devices Systems. 142. 299-306 (1995)
-
[Publications] T.Hanyu: "A 200MHz Pipelined Multiplier using 1.5 V-Supply MOS Current-Mode Circuits with Dual-Rail Source-Coupled Logic" IEEE Journal of Solid-State Circuits. 30. 1239-1245 (1995)
-
[Publications] 亀山充隆: "ロボット用VLSIプロセッサシステム" 日本ロボット学会誌. 14. 22-25 (1996)
-
[Publications] 赤星博輝: "プロセッサの命令レベルシミュレーションモデルの自動生成" 電子情報通信学会論文誌. J78-A. 919-928 (1995)
-
[Publications] K.Kobayashi: "A Bit-Parallel Block-Parallel Functional Memory Type Parallel Processor LSI for Fast Addition and Multiplication" 1995 Symposium on VLSI Circuits,Digest of Technical Papers. 61-62 (1995)
-
[Publications] T.Minohara: "A Fault-Tolerant Design of De-Centralized Bus Arbiter by Duplication and On-Line Testing" Proc.Pacific-Rim Int.Symp.on Fault-Tolerant Systems. 8-13 (1995)
-
[Publications] S.Shionoya: "Multiwave Interconnection Networks for MCM-Based Parallel Processing" Lecture Notes in Computer Science:EURO-PAR′95 Parallel Processing. 966. 593-607 (1995)
