1997 Fiscal Year Annual Research Report
| Project/Area Number |
07248102
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
樋口 龍雄 東北大学, 大学院・情報科学研究科, 教授 (20005317)
当麻 喜弘 東京電機大学, 工学部, 教授 (50016317)
寺田 浩詔 高知工科大学, 情報システム工学科, 教授 (80028985)
田丸 啓吉 京都大学, 大学院・工学研究科, 教授 (10127102)
安浦 寛人 九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
|
|---|
| Keywords | 多値集積回路 / ロジックインメモリアーキテクチャ / 多値CAM / 電流モード多値集積回路 / 算術演算回路 / 機能メモリ / 自己タイミング超並列アーキテクチャ / フォールトトレラントニューラルネットワーク |
|---|
| Research Abstract |
現在の性能をはるかに越えるプロセッサを開発するために、システムアーキテクチャや回路レベルにおいて、下記に示す革新的要素技術を提案し、その有用性を実証した。
(1)リアルワールド応用知能集積システムとして、知能自動車用軌道計画、危険監視システム、キャッチングマシンなどを取り上げ、高並列多値演算アルゴリズムによる多値演算回路や記憶と演算とが融合されたロジックインメモリ多値集積回路を考案した。
(2)ニューロンMOSデバイスを利用した最適な算術演算集積回路の設計や試作を通 して総合的評価を行なった。
(3)機能メモリにより演算機能と記憶機能を一体化させ、データの通信をできるだけ局所化させるDRAMベースの機能メモリ集積回路の試作・評価を行った。
(4)自己タイミング型データ分流・合流機能を内蔵した単位処理機構とその命令体系を構築し、ソフトウェア/ハードウェアの統合的記述を可能にする手法を確立した。
(5)大規模ニューラルネットワークを対象として再学習の実用性を評価した。また、結線の増加を防ぐ結合素子の導入の効果を解明した。
(6)NPハード問題解決のための一般化されたニューラル計算パラダイムに対して、プラットホームのためのソフトウェア開発を行なった。
(7)配線の複雑さに起因する性能限界を解決するため、信号レベルの多重化、周波数多重化、光波長多重化、適応波長セレクタなどを駆使して、ゲート間、演算器間およびプロセッサ間などの通信ボルトネックを解決するシステムの高性能化手法を検討した。また、高基数・非2進数演算原理に基づく超高速算術演算コア、擬似ランダム系列に基づく集合論理集積回路,多波長光インタコネクション用受光IC等の試作・評価を行った。
|
-
[Publications] T.Hanyu, S.Kazama and M.Kameyama: "Design and Implementation of a Low-Power Multiple-Valued Current-Mode Intgrated Circuit with Current-Source Control" IEICE Trans.Electron.E80-C No.7. 941-947 (1997)
-
[Publications] T.Hanyu, M.Arakai and M.Kameyama: "Design and Evaluation of a 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" IEICE Trans.Electron.E80-C No.7. 948-955 (1997)
-
[Publications] T.Hanyu, M.Arakai and M.Kameyama: "One-Transistor-Cell 4-Valued Universal-Literal CAM for Cellular Logic Image Processing" Proc.of the 1997 IEEE International Symposium on Multiple-Valued Logic. 175-180 (1997)
-
[Publications] M.Hariyama and M.Kameyama: "Collision Detection VLSI Processor for Intelligent Vehicles Based on a Hierarchical Obstacle Represenation" Proc.of the IEEE Conference on Intelligent Transportaion Systems. (1997)
-
[Publications] T.Hanyu, K.Teranishi, M.Kameyama: "Multiple-Valued Logic-in-Memory VLSI Based on a Floating-Gate-MOS Pass-Transistor Network" Technical Digest of 1998 IEEE International Solid State Circuits Conference. 194-195,437 (1998)
-
[Publications] 斉藤、羽生、亀山: "電流モードディープサブミクロン多値集積回路の最適設計とその応用" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] 羽生、寺西、亀山: "ディジットパラレル多値CAMの構成と評価" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] 霜触、亀山: "行列変換に基づくReed-Muller展開と高性能論理演算回路への応用" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] K.Ike, K.Hirose and H.Yasuura: "A Module Generator of 2-level Neuron MOS Circuits" Computers & Electrical Engineering. (1998)
-
[Publications] 廣瀬 啓, 安浦 寛人: "ニューロンMOS多入力加算器による並列乗算器の設計" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] Kei Karasawa, Makoto Iwata and Hiroaki Terada: "Direct Generation of Data-Driven Program for Stream-Oriented Processing" Proc.of 1997 International Conference on Parallel Architectures and Compilation Techniques. 295-306 (1997)
-
[Publications] 岩田誠, 宮田 宗一, 寺田 浩詔: "自己タイミング・ス-パパイプライン型データ駆動プロセッサ" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] K.Kobayashi, K.kinoshita, M.Takeuchi, H.Onodera and K.Tamaru: "A Memory-based Parallel Processor for Vector Quantization:FMPP-VO" IEICE Trans.on Electron. E80-C No.7. 970-975 (1997)
-
[Publications] モシニャガ ワシリ-, 渡辺 尚人, 田丸 啓吉: "実時間動き補償向け省メモリ型アレーアーキテクチャ" 電子情報通信学会論文誌D-I. J81-D-I No.2. (1998)
-
[Publications] 細井恒一、川田伸一、当麻喜弘: "相互結合型フォールトトレラントニューラルネットワークへの結合素子の導入" 信学技報. FTS97-12. 41-48 (1997)
-
[Publications] Yoshihiro Tohma and Takuya Iwata: "The Use of Neurons with Higher Functionality to Enhance the Fault Tolerance of neural Networks" Proc.Pacific Rim international Symposium on Fault-Tolerant Systems. 221-228 (1997)
-
[Publications] T.Aoki, S.Shionoya and T.Higuchi: "Design and Analysis of Multiwave Interconnection Networks for MCM-Based Parallel Processing" IEICE Trans.Electronics. E80-C No.7. 935-940 (1997)
-
[Publications] 青木孝文, 天田博章, 樋口龍雄: "冗長複素数系に基づく実数/複素数再構成型算術演算回路の構成" 電子情報通信学会論文誌D-I. J80-D-I No.8. 674-682 (1997)
-
[Publications] S.Noguchi: "Future Information Technology(Invited paper)" Proceeding of International Conference on Computer and Devices For Communication,India. (1998)
-
[Publications] G.Chakraborty, M.Sawada and S.Noguchi: "Combining Local Representative Networks to Improve Learning in Complex Nonlinear Learning Systems" IEICE Transactions on Fundamentals of Electronics,Communications and Computer Sciences,. No.9. 1630-1633 (1997)
