1998 Fiscal Year Annual Research Report

極限集積超並列・超高速アーキテクチャ

Research Project

Project/Area Number	07248102
Research Category	Grant-in-Aid for Scientific Research on Priority Areas (A)
Research Institution	Tohoku University
Principal Investigator	亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)
Co-Investigator(Kenkyū-buntansha)	樋口龍雄東北大学, 大学院・情報科学研究科, 教授 (20005317) 当麻善弘東京電機大学, 工学部, 教授 (50016317) 寺田浩詔高知工科大学, 情報システム工学科, 教授 (80028985) 田丸啓吉京都大学, 大学院・情報科学研究科, 教授 (10127102) 安浦寛人九州大学, 大学院・システム情報科学研究科, 教授 (80135540)
Keywords	ロジックインメモリVLSI / 電流モード多値集積回路 / 高基数算術演算回路 / 知能集積システム / 自己タイミング超並列アーキテクチャ / 機能メモリ / 動画像圧縮 / 機能集積イメージセンサ
Research Abstract	下記のように、極限知能集積システム新概念要素技術の提案とその総合的評価を行った。 1. 知能集積システムの典型例としての、高安全知能自動車、キャッチングマシンの知能アルゴリズムを考案し、その動作シュミレーションと共に、VLSIプロセッサの最適設計理論の構築を行った。また、構成要素として用いられる高速多値電流モード演算回路やロジックインメモリVLSIなどのフルカスタム設計・試作を行った。 2. ニューロンMOSを用いたディジタル回路の試作と回路設計手法の改良を行った。また、プロセスデバイスのばらつきを考慮した高位設計手法や、応用向けに最適化が容易なプロセッサアーキテクチャを提案した。 3, ベクトル量子化を用いた動画像圧縮システムの開発と加算機能メモリの動きベクトル検出への応用の検討。 4. 0.25μmプロセスで、8600MOPS(1.2W,2.5V)の映像信号処理性能を達成する自己タイミング型データ駆動プロセッサと、図的仕様記述からデータ駆動プログラムへの生成手法を開発した。 5. 大規模ニューラルネットワークの再学習によるフォールトトレラント設計法を開発した。 6. ネットワークコンピューティング環境に着目した、システムアーキテクチャの設計方針を明らかにした。 7. Bcyond-Binary Computingの原理を体系化するとともに、これに基づく高基数除算器、CORDIC演算器、冗長複素数演算器、集合論理LSIの設計・試作を行った。 8. 動画像の動きベクトル検出を極めて低消費電力で行える機能集積イメージセンサの開発を行った。特に、動きベクトル検出のための高速非破壊補間画像で撮像できる電荷2重転送方式を考案した。

Research Products
(16 results)

All Other

All Publications (16 results)

[Publications] M.Hariyama,M.Kameyama: "Design of a Collision Detection VLSI Processor Based on Minimization of Area-Time Products" Proc.of the 1998 IEEE International Conference on Robotics and Automation. 3691-3696 (1998)
[Publications] T.Hanyu,T.Saito,M.Kameyama: "Asynchronous Multiple-Valued VLSI System Based on Dual-Rail Current-Mode Differential Logic" IEEE Proc.of The 28th International Symposium on Multiple-Valued Logic. 134-139 (1998)
[Publications] I.Hanyu,K.Teranishi,M.Kaneyama: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" IEEE Proc.of The 28th International Symposium on Multiple-Valued Logic. 270-275 (1998)
[Publications] M.Hariyama,M.Kameyama: "Optimal Design of a Parallel VLSI Processor Based on Minimization of Area-Time Products and Its Application" Proc.of the Workshop on Synthesis And System Integration of MIxed Technologies,(SASIMI '98). 179-185 (1998)
[Publications] H.Tomiyama,H.Yasuura: "Model Selection Using Manufacturing Information" IEICE Trans.Fundamentals. Vol.E81-A No.12. 2576-2584 (1998)
[Publications] F.N.Eko,A.Inoue,H.Tomiyama,H.Yasuura: "Soft-Core Processor Architecture for Embedded System Design" IEICE Trams.Electronics. Vol.E81-C No.9. 1416-1423 (1998)
[Publications] K.Kobayashi,N.Nakamura,K.Terada,H.Onodera,K.Tamaru: "An LSI for Low Bit-Rate Image Compression Using Vector Quantization" IEICE Trans.on Electron. E81-C,No.5. 718-724 (1998)
[Publications] H.Terada,S.Miyata,M.Iwata: "DDMP's:Self-Timed Super-Pipelined Multimedia Data-Driven Processors" Proc.of the IEEE. Vol.87 No.2. 282-296 (1999)
[Publications] 唐沢、岩田、寺田: "マルチメディア信号処理仕様からのデータ駆動型プログラムの対話的生成手法" 信学論D-1(掲載予定). Vol.J82-D1 No.5.
[Publications] Y.Tohma,S.Kawada,K.Hosoi: "Incorporatioin of Coupling Units into Mutually Coupled Fault-Tolerant Neural Networks" International Symposium on Future of Intellectual Integrated Electronics. (1999)
[Publications] G.Chakraborty,S.Noguchi: "A Novel Feature Extraction Technique for Real-time Recognition of Hand Written Characters" Proc.of 1998 International Symposium on Nonlinear Theory and its Applications(NOLTA '98). (1998)
[Publications] Shoichi Noguchi: "New Network Technology and Its Impact on Future Society" Proc.of International Symposium of Asia and Pacific Network Management System. (1998)
[Publications] D.Handoko,S.Kawahito,Y.Tadokoro,A.Matsuzawa: "Focal plane motion vector estimation using iterative block matching and non-destructive image sensing" Proc.SASIMI '98 Workshop. 223-228 (1998)
[Publications] C.Maier,S.Kawahito,M.Schneider,M.Zimmermann,H.Baltes: "2D magunetic micro fluxgate system with digital signal output" Dig.Tech.Papers,ISSCC. TA7.1. 130-131 (1999)
[Publications] 青木孝文、野木均、樋口龍雄: "高基数CORDICアルゴリズム" 電子情報通信学会論文誌D-1. Vol.J81-D-1 No.4. 359-367 (1998)
[Publications] 青木孝文、野木均、樋口龍雄: "擬似ランダム系列に基づく集合論理アーキテクチャ" 電子情報通信学会論文誌D-1. Vol.J81-D-1 No.11. 1163-1170 (1998)

1998 Fiscal Year Annual Research Report

極限集積超並列・超高速アーキテクチャ

Principal Investigator

亀山 充隆 東北大学, 大学院・情報科学研究科, 教授 (70124568)

Research Products

[Publications] M.Hariyama,M.Kameyama: "Design of a Collision Detection VLSI Processor Based on Minimization of Area-Time Products" Proc.of the 1998 IEEE International Conference on Robotics and Automation. 3691-3696 (1998)

[Publications] T.Hanyu,T.Saito,M.Kameyama: "Asynchronous Multiple-Valued VLSI System Based on Dual-Rail Current-Mode Differential Logic" IEEE Proc.of The 28th International Symposium on Multiple-Valued Logic. 134-139 (1998)

[Publications] I.Hanyu,K.Teranishi,M.Kaneyama: "Multiple-Valued Floating-Gate-MOS Pass Logic and Its Application to Logic-in-Memory VLSI" IEEE Proc.of The 28th International Symposium on Multiple-Valued Logic. 270-275 (1998)

[Publications] M.Hariyama,M.Kameyama: "Optimal Design of a Parallel VLSI Processor Based on Minimization of Area-Time Products and Its Application" Proc.of the Workshop on Synthesis And System Integration of MIxed Technologies,(SASIMI '98). 179-185 (1998)

[Publications] H.Tomiyama,H.Yasuura: "Model Selection Using Manufacturing Information" IEICE Trans.Fundamentals. Vol.E81-A No.12. 2576-2584 (1998)

[Publications] F.N.Eko,A.Inoue,H.Tomiyama,H.Yasuura: "Soft-Core Processor Architecture for Embedded System Design" IEICE Trams.Electronics. Vol.E81-C No.9. 1416-1423 (1998)

[Publications] K.Kobayashi,N.Nakamura,K.Terada,H.Onodera,K.Tamaru: "An LSI for Low Bit-Rate Image Compression Using Vector Quantization" IEICE Trans.on Electron. E81-C,No.5. 718-724 (1998)

[Publications] H.Terada,S.Miyata,M.Iwata: "DDMP's:Self-Timed Super-Pipelined Multimedia Data-Driven Processors" Proc.of the IEEE. Vol.87 No.2. 282-296 (1999)

[Publications] 唐沢、岩田、寺田: "マルチメディア信号処理仕様からのデータ駆動型プログラムの対話的生成手法" 信学論D-1(掲載予定). Vol.J82-D1 No.5.

[Publications] Y.Tohma,S.Kawada,K.Hosoi: "Incorporatioin of Coupling Units into Mutually Coupled Fault-Tolerant Neural Networks" International Symposium on Future of Intellectual Integrated Electronics. (1999)

[Publications] G.Chakraborty,S.Noguchi: "A Novel Feature Extraction Technique for Real-time Recognition of Hand Written Characters" Proc.of 1998 International Symposium on Nonlinear Theory and its Applications(NOLTA '98). (1998)

[Publications] Shoichi Noguchi: "New Network Technology and Its Impact on Future Society" Proc.of International Symposium of Asia and Pacific Network Management System. (1998)

[Publications] D.Handoko,S.Kawahito,Y.Tadokoro,A.Matsuzawa: "Focal plane motion vector estimation using iterative block matching and non-destructive image sensing" Proc.SASIMI '98 Workshop. 223-228 (1998)

[Publications] C.Maier,S.Kawahito,M.Schneider,M.Zimmermann,H.Baltes: "2D magunetic micro fluxgate system with digital signal output" Dig.Tech.Papers,ISSCC. TA7.1. 130-131 (1999)

[Publications] 青木孝文、野木均、樋口龍雄: "高基数CORDICアルゴリズム" 電子情報通信学会論文誌D-1. Vol.J81-D-1 No.4. 359-367 (1998)

[Publications] 青木孝文、野木均、樋口龍雄: "擬似ランダム系列に基づく集合論理アーキテクチャ" 電子情報通信学会論文誌D-1. Vol.J81-D-1 No.11. 1163-1170 (1998)

亀山充隆東北大学, 大学院・情報科学研究科, 教授 (70124568)